Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 43 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

O klopný obvod PHY Physical interface MMF MultiMode Fiber SMF SingleMode Fiber CSMA/CD Carrier Sense Multiple Access/Collision Detection PLL Phase Locked Loop .33 SEZNAM SYMBOLŮ, VELIČIN ZKRATEK FPGA Field Programmable Gate Array, Programovatelné hradlové pole I/O Input/Output, Vstup/Výstup USB Universal Seriál Bus, Univerzální sériová sběrnice UART Universal Asynchronous Receiver and Transmitter DDR Double Data Rate EEPROM Electrically Erasable Programmable Read-Only Memory TEM Transverzálně elektromagnetická vlna CML Current mode logic LVDS Low Voltage Differncial Signaling SFP Small Formfactor Pluggable CDR Clock Data Recovery GTP Gigabit Transceiver LUT Look Table D-K

---

---