Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 44 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!
Jak získat tento dokument?






Poznámky redaktora
....11 Deska plošného spoje vrstva (napájení)..............19 Deska plošného spoje- neprokovené vrtání .......34 SEZNAM PŘÍLOH A Návrh Ethernetového přepínače 35 A..............16 Deska plošného spoje- botton.......................................... 58 .....9 Deska plošného spoje top ............ 45 A..................... 40 A..........................................................14 Deska plošného spoje- vrstva (napájení) ............. 43 A.......... 36 A................................13 Deska plošného spoje- vrstva (signálova) ............................................... 51 A..................................23 Deska plošného spoje- top (pájecí pasta)................................................................5 Zapojení paměti EEPROM USB-UART FPGA.............. 35 A...... 49 A. 44 A........20 Deska plošného spoje- prokovené vrtání......................................... 48 A............................................................... 37 A......................... 46 A.... 56 A...................4 Zapojení paměti DDR3 FPGA..................24 Deska plošného spoje- bottom (pájecí pasta) ............................. 50 A...................... Regulátoru................................10 Deska plošného spoje- vrstva (GND) .................................................................2 Zapojení SFP modulů .....................................................15 Deska plošného spoje- vrstva (GND) .................................. 54 A..6 Zapojení LED, přepínačů Jumperů FPGA......8 Zapojení spínaných regulátorů lin..................................... 47 A.........................3 Zapojení GTP banky.................. 55 A.......17 Deska plošného spoje-top(osazení) ............12 Deska plošného spoje- vrstva (signálová) ..................................................................................7 Vazební kondenzátory ................................................... 38 A..........................21 Deska plošného spoje- top (nepájivá maska)............. 53 A..................18 Deska plošného spoje- bottom (osazení) ........................................ 41 A............ 57 A......... 52 A...1 Zapojení ISP rozhraní FPGA flash paměti ....................... 42 A.......22 Deska plošného spoje- bottom(nepájivá maska) ........ 39 A..........................