Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 44 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!
Jak získat tento dokument?






Poznámky redaktora
............................................24 Deska plošného spoje- bottom (pájecí pasta) .................... 56 A................................ 52 A........... 38 A..................... 48 A............................................................ 44 A.. 54 A...................... 47 A.........................................................21 Deska plošného spoje- top (nepájivá maska)....................................14 Deska plošného spoje- vrstva (napájení) ...................... 50 A....... 57 A.. 40 A........... 37 A...20 Deska plošného spoje- prokovené vrtání.......7 Vazební kondenzátory ..... 46 A... 36 A..........................................19 Deska plošného spoje- neprokovené vrtání .................. 53 A..... 58 ........ 49 A.17 Deska plošného spoje-top(osazení) .....34 SEZNAM PŘÍLOH A Návrh Ethernetového přepínače 35 A................................ 55 A............................................9 Deska plošného spoje top .......................................... 43 A....................................2 Zapojení SFP modulů ..........11 Deska plošného spoje vrstva (napájení)...............................................8 Zapojení spínaných regulátorů lin................................................23 Deska plošného spoje- top (pájecí pasta)......................5 Zapojení paměti EEPROM USB-UART FPGA...........................................................................................................................3 Zapojení GTP banky..................12 Deska plošného spoje- vrstva (signálová) .....10 Deska plošného spoje- vrstva (GND) ......18 Deska plošného spoje- bottom (osazení) ............4 Zapojení paměti DDR3 FPGA.........1 Zapojení ISP rozhraní FPGA flash paměti ................................ 45 A.......13 Deska plošného spoje- vrstva (signálova) .............................................................................................. 39 A...........................15 Deska plošného spoje- vrstva (GND) ...............................................................6 Zapojení LED, přepínačů Jumperů FPGA... 35 A... 41 A..................................................16 Deska plošného spoje- botton.. Regulátoru.............................. 42 A...22 Deska plošného spoje- bottom(nepájivá maska) .... 51 A....................