Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 44 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!
Jak získat tento dokument?






Poznámky redaktora
................8 Zapojení spínaných regulátorů lin........................................................................................ 42 A.......18 Deska plošného spoje- bottom (osazení) ...........................2 Zapojení SFP modulů .....16 Deska plošného spoje- botton..............11 Deska plošného spoje vrstva (napájení)...................... 41 A.........15 Deska plošného spoje- vrstva (GND) .........................12 Deska plošného spoje- vrstva (signálová) ............................. 39 A........... 35 A...3 Zapojení GTP banky.6 Zapojení LED, přepínačů Jumperů FPGA..20 Deska plošného spoje- prokovené vrtání......................7 Vazební kondenzátory ......................... 54 A..23 Deska plošného spoje- top (pájecí pasta)..........5 Zapojení paměti EEPROM USB-UART FPGA..9 Deska plošného spoje top ...................... 49 A......1 Zapojení ISP rozhraní FPGA flash paměti ..........................14 Deska plošného spoje- vrstva (napájení) ...................... 56 A............. 58 ..... 52 A...24 Deska plošného spoje- bottom (pájecí pasta) ........................................... Regulátoru.............................19 Deska plošného spoje- neprokovené vrtání ....................................................................................... 43 A.................................................... 44 A............................................................ 53 A.......................... 55 A......................................22 Deska plošného spoje- bottom(nepájivá maska) ............................................. 48 A................................................................4 Zapojení paměti DDR3 FPGA.....13 Deska plošného spoje- vrstva (signálova) ......................................... 46 A........................................................................................................ 38 A............................. 51 A... 40 A.......10 Deska plošného spoje- vrstva (GND) ..............17 Deska plošného spoje-top(osazení) . 50 A............................... 57 A...............................34 SEZNAM PŘÍLOH A Návrh Ethernetového přepínače 35 A..............................21 Deska plošného spoje- top (nepájivá maska)............................. 36 A...... 47 A.. 45 A.......... 37 A................................