Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
cílovém obvodu FPGA
(Spartan-6) není dispozici hard jádro procesoru.
osmibitový vstupní výstupní port také umožňuje externí přerušení. Oproti hard ip
core zabírají čipu více místa pracují nižším hodinovým kmitočtem.
. Obsahuje 16ti-
bajtový registr, jednoduchou osmy bitovou sčítačku příznakem přetečení nuly. Na
obvodu Spartan-6 může pracovat frekvenci 167 Mhz.
Hard core
Jsou obvody, které jsou implementovány přímo čipu FPGA. vhodný pro implementaci
rozsáhlých složitých funkcí, umožňuje implementovat operační systém. Obvykle mohou
pracovat vyšším pracovním kmitočtem než soft jádra. čipu FPGA zabírá velmi malou plochu. Hlavní výhodou tohoto
řešení je, procesor zabírá menší plochu čipu než soft jádra. poskytovaný zdarma rámci vývojového studia ISE modulem EDK.15
Soft core
Jsou implementovány čipu FPGA standardních logických buňkách. vhodný pro
jednoduché stavové automaty funkce.
Microblaze
Je bitový RISC procesor založený harvardské architektuře pro obvody firmy
Xilinx.
Picoblaze
Je osmibitový RISC procesor. schopný
pracovat frekvenci 240 Mhz závislosti použitém obvodu. Tento
procesor vhodný pro implementaci funkce webového serveru, která měla být
v příštích verzích využita
