Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
15
Soft core
Jsou implementovány čipu FPGA standardních logických buňkách. schopný
pracovat frekvenci 240 Mhz závislosti použitém obvodu.
Hard core
Jsou obvody, které jsou implementovány přímo čipu FPGA.
Microblaze
Je bitový RISC procesor založený harvardské architektuře pro obvody firmy
Xilinx.
Picoblaze
Je osmibitový RISC procesor. poskytovaný zdarma rámci vývojového studia ISE modulem EDK. vhodný pro implementaci
rozsáhlých složitých funkcí, umožňuje implementovat operační systém. cílovém obvodu FPGA
(Spartan-6) není dispozici hard jádro procesoru. Tento
procesor vhodný pro implementaci funkce webového serveru, která měla být
v příštích verzích využita. Obsahuje 16ti-
bajtový registr, jednoduchou osmy bitovou sčítačku příznakem přetečení nuly. Na
obvodu Spartan-6 může pracovat frekvenci 167 Mhz. čipu FPGA zabírá velmi malou plochu. Oproti hard ip
core zabírají čipu více místa pracují nižším hodinovým kmitočtem. Obvykle mohou
pracovat vyšším pracovním kmitočtem než soft jádra. Hlavní výhodou tohoto
řešení je, procesor zabírá menší plochu čipu než soft jádra.
.
osmibitový vstupní výstupní port také umožňuje externí přerušení. vhodný pro
jednoduché stavové automaty funkce
