Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
schopný
pracovat frekvenci 240 Mhz závislosti použitém obvodu.
Hard core
Jsou obvody, které jsou implementovány přímo čipu FPGA. Obvykle mohou
pracovat vyšším pracovním kmitočtem než soft jádra. Obsahuje 16ti-
bajtový registr, jednoduchou osmy bitovou sčítačku příznakem přetečení nuly. cílovém obvodu FPGA
(Spartan-6) není dispozici hard jádro procesoru. Hlavní výhodou tohoto
řešení je, procesor zabírá menší plochu čipu než soft jádra. čipu FPGA zabírá velmi malou plochu. Na
obvodu Spartan-6 může pracovat frekvenci 167 Mhz.
. vhodný pro implementaci
rozsáhlých složitých funkcí, umožňuje implementovat operační systém. poskytovaný zdarma rámci vývojového studia ISE modulem EDK.
osmibitový vstupní výstupní port také umožňuje externí přerušení. Tento
procesor vhodný pro implementaci funkce webového serveru, která měla být
v příštích verzích využita.
Picoblaze
Je osmibitový RISC procesor. Oproti hard ip
core zabírají čipu více místa pracují nižším hodinovým kmitočtem. vhodný pro
jednoduché stavové automaty funkce.15
Soft core
Jsou implementovány čipu FPGA standardních logických buňkách.
Microblaze
Je bitový RISC procesor založený harvardské architektuře pro obvody firmy
Xilinx
