Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
Pokud standart vyžaduje, aby bylo přítomno referenční napětí,
musí být všechny piny referenčního napětí dané banky připojeny stejnému napětí a
nemohou být použity jako standardní piny.3 Ostatní IO
Spartan-6 XC6LX45T poskytuje celkem 296 pinů při využití single-ended, nebo
148 pinů, při využití diferenciálních IO. piny jsou organizovány čtyřech
bankách, přičemž každá bank své napájení.7 Možné konfigurace registrů (převzato [5])
2.4 procesory FPGA
Vzhledem tomu FPGA možné implementovat různé logické funkce, není proto
větší problém FPGA implementovat jádro procesoru, kterým můžou být
realizovány složité stavové automaty funkce obtížně realizovatelné samotném
FPGA.
. FPGA mohou být implementovány procesory takzvané Soft core, kdy je
procesor implementován pomocí standartních logických bloků FPGA, nebo může
procesor být takzvaný hard core případě, procesor vytvořen přímo čipu
FPGA. Každá banka obsahuje několik vstupů
pro referenční napětí. [2]
2. Výstupní singl-ended piny používají tří
stavovou CMOS strukturu, přičemž vysoká úroveň dána napájením dané banky, nízká
úroveň představuje spojení zem, anebo může být výstup přepnut stavu vysoké
impedance.14
obr. 2
