Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
2. PLL umožňuje násobit referenční kmitočet
dvěma pětadvaceti tak, aby bylo dosaženo požadovaného kmitočtu pro komunikaci. Pro distribuci hodinového signálu obvykle využívá speciální síť, určená
k distribuci hodinového signálu jednotlivým blokům FPGA. Podporuje SDRAM paměti typu DDR, DRR2 DDR3.10
Programovatelné přepínače: zajišťují směrování dat mezi jednotlivými logickými
bloky.
2.1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP
Vysokorychlostní přenos dat mezi jednotlivými systémy sběrnici, nebo velké
vzdálenosti čím dál žádanější vyžaduje speciální obvody schopné generovat
diferenciální signál vyrovnat integritou signálu. Dvě
fyzická rozhraní pro připojení pamětí SDRAM maximální přenosovou rychlostí do
800 Mbps.
Vysílač:
obr.3 Blokové schéma vysokorychlostní vysílače (převzato [4])
Jedná podstatě paralelní-sériový převodník volitelným konverzním poměrem 8,
10, nebo 20. Tím možné zajistit dostatečnou
.
Každý GTP transceiver kombinovaný vysílač přijímač používající, samostatné
PLL pro generování hodinového signálu. Paralelní data jsou přivedena malého FIFO bufferu, kde mohou být
volitelně upravena 8B/10B algoritmem, pro odstranění velkého počtu sobě shodných
symbolů odstranění stejnosměrné složky signálu.
Obsahuje čtyři vysokorychlostní rozhraní umožňující komunikovat rychlostí do
3,125 Gb/s.
Každý GTP transceiver množství uživatelsky definovatelných funkcí parametrů,
které možné měnit provozu. Vysokorychlostní rozhraní umožňuje připojovat různá rozhraní jako Seriál
ATA, Aurora, ethernet, DisplayPort, EPON, GPON, PCI Express XAUI.
Pro realizaci přepínače dat byl vybrán obvod FPGA Spartan-6 LXT konkrétně
xc6slx45t-3csg484c, který optimalizován pro vysokorychlostní sériovou komunikaci
