Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
2.
obr.
Logické bloky: obvykle jich může být desítek desetitisíce bloků, které
mohou být naprogramovány tak, aby realizovaly libovolné logické sekvenční funkce.2.
Logický blok obvykle skládá vstupů, tzv.2. Díky tomu jsou velice univerzální. 2.
Základní struktura obrázku (obr.2 Struktura logického bloku
. Mohou být konfigurovány jako tzv.1 Základní struktura FPGA
I/O bloky: zajišťují konverzi signálů úrovně jádra výstupní úroveň banky a
naopak.1).
obr. LUT jednoho více D-klopných
obvodů řízených globálními hodinami, aby blok mohl pracovat synchronně (Obr.9
2 FPGA
Obvody FPGA jsou logické obvody, které možné naprogramovat tak, aby mohly
provádět jakoukoliv logickou sekvenční funkci.2). single-end, nebo jako diferenciální
