Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
Základní struktura obrázku (obr.2. LUT jednoho více D-klopných
obvodů řízených globálními hodinami, aby blok mohl pracovat synchronně (Obr.
obr.
Logický blok obvykle skládá vstupů, tzv.
Logické bloky: obvykle jich může být desítek desetitisíce bloků, které
mohou být naprogramovány tak, aby realizovaly libovolné logické sekvenční funkce.1). 2.2).2 Struktura logického bloku
. Díky tomu jsou velice univerzální.
obr.1 Základní struktura FPGA
I/O bloky: zajišťují konverzi signálů úrovně jádra výstupní úroveň banky a
naopak.9
2 FPGA
Obvody FPGA jsou logické obvody, které možné naprogramovat tak, aby mohly
provádět jakoukoliv logickou sekvenční funkci.2. 2. Mohou být konfigurovány jako tzv. single-end, nebo jako diferenciální
