Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 9 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

............................................................ix obr... 6.5Přepínání datových toků řídicími rámci režimu LEVEL-2/X..... 30 6..2 Přepínání datových toků řídicími rámci režimu LEVEL-0...................1Principiální schéma funkce přepínače.......3Přepínání datových toků řídicími rámci režimu LEVEL-1................................ 26 obr...............................4Přepínání datových toků řídicími rámci režimu LEVEL-2/0..... 30 6............. 30 .......... 6... 29 6.

---

---