Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 9 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
. 26 obr............ 29 6......... 30 ...............2 Přepínání datových toků řídicími rámci režimu LEVEL-0.... 6............................ 30 6....... 6.... 30 6...........................4Přepínání datových toků řídicími rámci režimu LEVEL-2/0...5Přepínání datových toků řídicími rámci režimu LEVEL-2/X.............................1Principiální schéma funkce přepínače....................ix obr.......3Přepínání datových toků řídicími rámci režimu LEVEL-1..........................