Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
.........................................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])............ 3.. 5.................................................. 5 obr...................... 1.........1 Nesymetrické mikropáskové vedení....................... 25 ....................... 4...................... 9 obr.........3 Blokové schéma vysokorychlostní vysílače (převzato [4])...................................... 22 obr 5......................................................... 1............................................3 sériové rozhraní SGMII (převzato [14])..... 4.......... 21 obr... 4.................................. 8 obr...................................... 12 obr................ 4............. 2.......6 Řadič SDRAM paměti Spartan-6 (převzato [5]) .....................................1 Blokové schéma paměti DDR3 (převzato [6]) .... 9 obr....... 3.............................4 Ohyb mikropáskového vedení (převzato [2]).. 17 obr... 3..............................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802.......................................... 13 obr..................8 konektor pro 1000BASE-T (převzato [11])...........3 Vázané nesymetrické vedení .........viii SEZNAM OBRÁZKŮ obr.. 5............................... 20 obr...................5 Konektor 1000BASE-CX(převzato [11])............. 23 obr......2 Kvazi-TEM aproximace................. 1................ 1.......2 Rámec ethernet (převzato [13]) .................... 2................... 7 obr..5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) .........3 SFP modul pro metalická vedení............ 1................................ 22 obr........ 1...........................5 Přidavné prokovy................4 SFP modul pro optická vedení .........................................3 (převzato [11]) ....................................... 8 obr......... 1.................4 Blokové schéma vysokorychlostní přijímače(převzato [4])............................... 3............................... 24 obr........................................................................................................ 18 obr......... 11 obr.......................... 6 obr....................................... 2...7 Podvrstvy 1000BASE-T rozhraní (převzato [11])......................6 1000BASE-T (převzato [11]) .................................................................... 7 obr..................................1 Základní struktura FPGA ......... 18 obr......... 20 obr.. 3 obr...........2 Doporučené zapojení lineárního regulátoru (převzato [8]) .............................1 zjednodušené napájecí schéma..................7 Možné konfigurace registrů (převzato [5])......... 2............... 2.............................. 2 obr..3 Doporučené zapojení spínaného regulátoru (převzato [9]) .....................2 Struktura logického bloku . 16 obr............................... 2.............2 SFP pouzdro .................................................................... 3............................................. 2. 4....................... 18 obr... 14 obr........ 1.............5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ........ 10 obr............