Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

............................................. 2 obr..............1 Základní struktura FPGA .....................4 SFP modul pro optická vedení .. 1..5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) .....4 Ohyb mikropáskového vedení (převzato [2])........ 2.....................................2 Struktura logického bloku ............viii SEZNAM OBRÁZKŮ obr............................ 22 obr.........3 Doporučené zapojení spínaného regulátoru (převzato [9]) ........................................................... 2........................................3 Blokové schéma vysokorychlostní vysílače (převzato [4]).........8 konektor pro 1000BASE-T (převzato [11])..................................................... 13 obr.............................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11])....................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])....... 20 obr...........3 (převzato [11]) ..........1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802.4 Blokové schéma vysokorychlostní přijímače(převzato [4])....................... 1... 2...... 7 obr. 3....................... 1.......................................... 18 obr.......................2 SFP pouzdro ...... 2...... 25 ..... 4....... 2......... 2........ 10 obr.....6 1000BASE-T (převzato [11]) ................ 18 obr................. 4...3 Vázané nesymetrické vedení .............6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ............................... 14 obr. 3 obr............................................................5 Přidavné prokovy........... 5.......... 3.............. 1............................................5 Konektor 1000BASE-CX(převzato [11]).............. 16 obr.... 1....... 8 obr................2 Kvazi-TEM aproximace................................................................. 21 obr................................................... 2......................................................... 17 obr...................................... 9 obr............................................... 8 obr............................. 1.. 4....................3 SFP modul pro metalická vedení.............. 11 obr......... 5 obr......... 4....................................................... 4..............3 sériové rozhraní SGMII (převzato [14])........................................1 Blokové schéma paměti DDR3 (převzato [6]) .......................................................... 12 obr......2 Rámec ethernet (převzato [13]) ...................... 9 obr............................................................... 3...........................2 Doporučené zapojení lineárního regulátoru (převzato [8]) ... 24 obr..................................1 Nesymetrické mikropáskové vedení.. 20 obr... 22 obr 5.............5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) .......................1 zjednodušené napájecí schéma............................................ 23 obr.............................. 5...................... 3...........7 Možné konfigurace registrů (převzato [5]).......................................... 6 obr............... 1....... 18 obr....... 1........... 3........ 7 obr.............

---

---