Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

..................... 1................................................................................................... 5............................................ 2.......... 25 .................................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11])................ 9 obr.....................3 SFP modul pro metalická vedení............................. 10 obr................................................ 21 obr............................ 1.......................................... 7 obr.....3 Vázané nesymetrické vedení .....................7 Možné konfigurace registrů (převzato [5]).............. 1....................... 12 obr....viii SEZNAM OBRÁZKŮ obr.................................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11]).......... 2 obr........6 Řadič SDRAM paměti Spartan-6 (převzato [5]) .2 SFP pouzdro ........................................... 2..................1 Nesymetrické mikropáskové vedení................. 4..............................................1 Blokové schéma paměti DDR3 (převzato [6]) .......... 4..........2 Rámec ethernet (převzato [13]) ....... 3............................. 3............................... 2.............. 13 obr...... 14 obr.3 (převzato [11]) ..............1 Základní struktura FPGA .............................. 1................... 20 obr......................... 3..............4 Ohyb mikropáskového vedení (převzato [2])........ 18 obr........... 8 obr.2 Struktura logického bloku ............ 3 obr.......... 22 obr 5..... 16 obr..................................................................1 zjednodušené napájecí schéma.. 18 obr........................................................................... 1............... 17 obr....................................5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ...................... 4............................ 6 obr.. 20 obr.................................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ............................. 8 obr........................................... 3.. 22 obr....................................... 1.... 4........................... 1................5 Konektor 1000BASE-CX(převzato [11])..1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802.......... 18 obr.... 3................................................... 11 obr............................ 7 obr........... 2.............4 Blokové schéma vysokorychlostní přijímače(převzato [4])..3 sériové rozhraní SGMII (převzato [14])..............................5 Přidavné prokovy. 1.. 2..................6 1000BASE-T (převzato [11]) ... 5 obr......................8 konektor pro 1000BASE-T (převzato [11]).......... 5................................................. 2.....2 Doporučené zapojení lineárního regulátoru (převzato [8]) ...................................... 24 obr............ 9 obr......4 SFP modul pro optická vedení .................3 Blokové schéma vysokorychlostní vysílače (převzato [4])..................................2 Kvazi-TEM aproximace..... 4. 23 obr.................... 2...............................3 Doporučené zapojení spínaného regulátoru (převzato [9]) .........

---

---