Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

....................... 7 obr.....1 Základní struktura FPGA ........ 12 obr............... 1............... 5....... 3....................4 SFP modul pro optická vedení ............................. 16 obr............................................................................8 konektor pro 1000BASE-T (převzato [11])......2 SFP pouzdro ..............3 Vázané nesymetrické vedení ..... 14 obr......................................... 22 obr.......................4 Ohyb mikropáskového vedení (převzato [2]).........................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ................ 13 obr................... 17 obr.............................. 2................................... 1......................... 2... 5 obr....................5 Přidavné prokovy...................................2 Rámec ethernet (převzato [13]) ......... 1............................. 2. 4..2 Kvazi-TEM aproximace......................... 3.................................................... 2................... 18 obr........ 18 obr..................... 3......................... 1......................................... 23 obr..1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802. 4........... 20 obr................................................................................................. 3...................1 Blokové schéma paměti DDR3 (převzato [6]) ..3 SFP modul pro metalická vedení......... 3 obr..5 Konektor 1000BASE-CX(převzato [11])..........7 Podvrstvy 1000BASE-T rozhraní (převzato [11])...... 21 obr....... 8 obr.......... 24 obr............................... 4....... 22 obr 5.............................. 20 obr....................... 25 ....................... 5.................... 1..... 1.... 18 obr...........3 (převzato [11]) ................................... 10 obr...4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])......... 2.....................3 Blokové schéma vysokorychlostní vysílače (převzato [4])......6 1000BASE-T (převzato [11]) ......... 2.... 9 obr............................ 9 obr......................................................5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ........................... 2...........................................viii SEZNAM OBRÁZKŮ obr........3 sériové rozhraní SGMII (převzato [14])........................................................................................................................ 3.........7 Možné konfigurace registrů (převzato [5])............................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ...............................................3 Doporučené zapojení spínaného regulátoru (převzato [9]) ... 8 obr.................................................................................2 Struktura logického bloku .................................. 11 obr........... 4..................... 2 obr.................1 Nesymetrické mikropáskové vedení.... 1...... 1......2 Doporučené zapojení lineárního regulátoru (převzato [8]) .................................... 7 obr... 4.......1 zjednodušené napájecí schéma........4 Blokové schéma vysokorychlostní přijímače(převzato [4])................................. 6 obr..

---

---