Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

...................................................................... 3...3 sériové rozhraní SGMII (převzato [14]).................................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) .................... 4....... 1.............................................................................................. 7 obr..........4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])................................. 16 obr........................................................................................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11]).................................5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) .. 18 obr......................................................................................................... 5........8 konektor pro 1000BASE-T (převzato [11])....................3 Vázané nesymetrické vedení ......................................7 Možné konfigurace registrů (převzato [5])..............4 Ohyb mikropáskového vedení (převzato [2]).3 SFP modul pro metalická vedení....................................................... 23 obr......1 zjednodušené napájecí schéma. 8 obr.... 2....................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ........................... 5....2 Kvazi-TEM aproximace.................................. 1...... 25 ........ 4.................................. 3.............. 24 obr..............................1 Základní struktura FPGA .............. 1....viii SEZNAM OBRÁZKŮ obr. 1............. 20 obr.......2 Doporučené zapojení lineárního regulátoru (převzato [8]) ...................... 3 obr........................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802....................................................... 7 obr. 1............................... 11 obr.2 Struktura logického bloku .....1 Blokové schéma paměti DDR3 (převzato [6]) ...3 (převzato [11]) ............. 3. 21 obr....... 3............................ 4.................................... 1....................... 2...5 Konektor 1000BASE-CX(převzato [11]).... 8 obr......................6 1000BASE-T (převzato [11]) ...................... 2 obr.. 13 obr...... 2................. 17 obr.................... 3............................. 14 obr.............3 Blokové schéma vysokorychlostní vysílače (převzato [4]).. 5 obr.............1 Nesymetrické mikropáskové vedení.............................2 SFP pouzdro ................ 4.................... 9 obr........................... 10 obr...5 Přidavné prokovy. 2.................. 6 obr...2 Rámec ethernet (převzato [13]) .......... 22 obr....................................................................... 4.......................................................... 2.........................................................3 Doporučené zapojení spínaného regulátoru (převzato [9]) .... 1.................................................................. 12 obr... 18 obr............ 20 obr. 1............4 SFP modul pro optická vedení .... 9 obr... 2.................................4 Blokové schéma vysokorychlostní přijímače(převzato [4])........ 18 obr................................ 22 obr 5....... 2..

---

---