Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.....3 SFP modul pro metalická vedení........................ 4......5 Přidavné prokovy.1 Základní struktura FPGA ...........3 Blokové schéma vysokorychlostní vysílače (převzato [4])........... 5.5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ............... 9 obr................... 24 obr............................................ 1..................4 Ohyb mikropáskového vedení (převzato [2]).................. 6 obr....1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802......... 22 obr................. 9 obr.............................................................................................. 20 obr............. 3..... 1...............................4 Blokové schéma vysokorychlostní přijímače(převzato [4])........... 4................... 11 obr.......................................... 18 obr........ 2.................................. 18 obr............... 1............................................. 3 obr.......................................................... 7 obr.................................................. 1........ 18 obr.................................. 5.. 2... 17 obr.....................................................1 Nesymetrické mikropáskové vedení........... 4............2 Doporučené zapojení lineárního regulátoru (převzato [8]) .................... 3....... 2.... 22 obr 5................. 5 obr.....................................................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])............................. 4............................................................. 16 obr............ 2........8 konektor pro 1000BASE-T (převzato [11])............7 Možné konfigurace registrů (převzato [5])................................ 3.. 2... 10 obr......................3 Doporučené zapojení spínaného regulátoru (převzato [9]) ................................................. 1.....6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ............. 2..........................3 Vázané nesymetrické vedení ............... 8 obr.. 4.............4 SFP modul pro optická vedení ...2 SFP pouzdro ........... 2 obr.................. 3........6 1000BASE-T (převzato [11]) .............................. 23 obr..............1 Blokové schéma paměti DDR3 (převzato [6]) .....................1 zjednodušené napájecí schéma.................................................2 Kvazi-TEM aproximace..........3 (převzato [11]) ......................2 Rámec ethernet (převzato [13]) ....................................................3 sériové rozhraní SGMII (převzato [14]).................. 14 obr. 12 obr....5 Konektor 1000BASE-CX(převzato [11]). 1.............. 20 obr........ 7 obr......................................viii SEZNAM OBRÁZKŮ obr........................................................... 21 obr..................................... 8 obr.................. 1..... 2................................... 1..........5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ........................................ 13 obr........2 Struktura logického bloku ............... 3.............. 25 ..............7 Podvrstvy 1000BASE-T rozhraní (převzato [11])...............................................

---

---