Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

........................ 12 obr............... 5.....3 Blokové schéma vysokorychlostní vysílače (převzato [4])...... 4.............. 17 obr.............................................2 Kvazi-TEM aproximace...... 2....................................................................2 Doporučené zapojení lineárního regulátoru (převzato [8]) .. 22 obr 5.. 1. 18 obr........................ 4.5 Konektor 1000BASE-CX(převzato [11])......... 1..1 Základní struktura FPGA .................................. 3...........................2 Struktura logického bloku .......... 2.. 3......7 Podvrstvy 1000BASE-T rozhraní (převzato [11])........................7 Možné konfigurace registrů (převzato [5])............................ 13 obr....viii SEZNAM OBRÁZKŮ obr........................... 1................................... 2......... 9 obr.............................................................. 20 obr.4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11]).......... 21 obr......................................... 3 obr......... 2........................1 Nesymetrické mikropáskové vedení............................... 4..........2 SFP pouzdro .................... 7 obr......................................................................1 Blokové schéma paměti DDR3 (převzato [6]) ......................................... 8 obr..............2 Rámec ethernet (převzato [13]) ................................................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ........... 10 obr....... 5... 24 obr............. 4.......... 3.......................................... 16 obr..........4 SFP modul pro optická vedení ......6 1000BASE-T (převzato [11]) ..............................................4 Blokové schéma vysokorychlostní přijímače(převzato [4])...........3 Doporučené zapojení spínaného regulátoru (převzato [9]) .................... 25 ............ 3................ 1............................................. 2 obr................3 (převzato [11]) ..................................3 SFP modul pro metalická vedení.............5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ...... 11 obr..................................3 Vázané nesymetrické vedení .......................................... 14 obr........... 1............ 9 obr..............5 Přidavné prokovy.......................................................8 konektor pro 1000BASE-T (převzato [11])...... 7 obr...................................................... 23 obr................. 1..............................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) .......................1 zjednodušené napájecí schéma....... 2.................................... 20 obr................ 4........................................................... 6 obr......... 2................3 sériové rozhraní SGMII (převzato [14])........................ 1.......................... 18 obr....................... 18 obr..... 8 obr................ 22 obr....................4 Ohyb mikropáskového vedení (převzato [2]).............. 5 obr................... 2..... 3............... 1...............................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802.........

---

---