Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

............... 22 obr...3 (převzato [11]) ..... 20 obr.1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802.....8 konektor pro 1000BASE-T (převzato [11])............2 Doporučené zapojení lineárního regulátoru (převzato [8]) ........ 18 obr.... 1.......... 20 obr...... 6 obr....................................6 1000BASE-T (převzato [11]) ......................... 2....................................... 1........................................................................................ 2....................... 18 obr...1 zjednodušené napájecí schéma...................................... 12 obr.................. 8 obr......................... 3............................................................. 2..................... 3....................................3 Doporučené zapojení spínaného regulátoru (převzato [9]) ........... 3............................................................................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11])..4 SFP modul pro optická vedení ............................ 2........ 4...... 1.....5 Přidavné prokovy.................................................................... 4...........viii SEZNAM OBRÁZKŮ obr.................... 25 .................................... 18 obr..........1 Blokové schéma paměti DDR3 (převzato [6]) ...............3 Blokové schéma vysokorychlostní vysílače (převzato [4]).......... 23 obr............3 Vázané nesymetrické vedení ................................................................... 22 obr 5...................... 10 obr.......... 3.... 11 obr............ 1.......... 2 obr..................................1 Základní struktura FPGA ....................... 21 obr....5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ..................... 7 obr.................................. 2............................ 24 obr...........................................................................................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11]).......3 SFP modul pro metalická vedení......................................5 Konektor 1000BASE-CX(převzato [11]).......................................... 7 obr............................ 4........7 Možné konfigurace registrů (převzato [5])....5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) .............. 3 obr................. 1....... 2. 9 obr.........................3 sériové rozhraní SGMII (převzato [14])........................... 1..................................... 1.......................... 8 obr..................... 14 obr.... 9 obr.................4 Ohyb mikropáskového vedení (převzato [2])...........2 Rámec ethernet (převzato [13]) ..................................1 Nesymetrické mikropáskové vedení......... 1.............................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ........................ 16 obr............ 3.......... 5............ 17 obr.............. 13 obr.............. 4.......2 SFP pouzdro ..... 5 obr...................2 Struktura logického bloku ................... 5. 2............ 4.........2 Kvazi-TEM aproximace...................................4 Blokové schéma vysokorychlostní přijímače(převzato [4]).....

---

---