Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

..................................................................................5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) .................................... 20 obr................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11]).................................2 Struktura logického bloku ...........3 (převzato [11]) .................................... 3.................. 2..................... 8 obr......................3 sériové rozhraní SGMII (převzato [14]).... 24 obr. 1............................... 2................ 1...........................5 Přidavné prokovy..................... 2............................ 1............... 5..............................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11])............ 5 obr......2 SFP pouzdro ................................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802...........3 Vázané nesymetrické vedení .............................................1 Nesymetrické mikropáskové vedení...... 9 obr..........................3 SFP modul pro metalická vedení... 7 obr........... 7 obr. 18 obr...................................... 1..................... 6 obr..viii SEZNAM OBRÁZKŮ obr...................................................... 4. 16 obr......................................2 Kvazi-TEM aproximace.....8 konektor pro 1000BASE-T (převzato [11]). 5..... 8 obr. 4...................... 20 obr.................................... 3.............4 SFP modul pro optická vedení .....2 Doporučené zapojení lineárního regulátoru (převzato [8]) ........................................5 Konektor 1000BASE-CX(převzato [11])................... 1....................... 11 obr......6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ............ 1.................1 Základní struktura FPGA ............... 14 obr....4 Ohyb mikropáskového vedení (převzato [2]).................. 1................... 9 obr................................................................. 4......................................... 3 obr.... 10 obr......... 13 obr.................................2 Rámec ethernet (převzato [13]) ... 2....................... 2........................................................................................ 12 obr.................. 3............................................................. 17 obr................ 1....... 23 obr............... 3.................. 22 obr.. 18 obr.....3 Blokové schéma vysokorychlostní vysílače (převzato [4])................................................................... 2 obr................ 4..................................... 25 .................................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ...7 Možné konfigurace registrů (převzato [5]).....................1 Blokové schéma paměti DDR3 (převzato [6]) .................................1 zjednodušené napájecí schéma..........4 Blokové schéma vysokorychlostní přijímače(převzato [4]).......... 4..6 1000BASE-T (převzato [11]) ...... 22 obr 5.................3 Doporučené zapojení spínaného regulátoru (převzato [9]) ................ 21 obr..... 18 obr...... 2.............................. 3..................... 2.......

---

---