Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

........... 1........................... 11 obr......................3 Vázané nesymetrické vedení ... 18 obr.................................................. 23 obr................ 17 obr........................ 1.. 22 obr 5..... 3............................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11]).. 1.................................................... 5.....5 Přidavné prokovy..........................3 Doporučené zapojení spínaného regulátoru (převzato [9]) ........... 3.viii SEZNAM OBRÁZKŮ obr...............2 Rámec ethernet (převzato [13]) ...................... 9 obr..... 3 obr........................... 7 obr... 4........................ 21 obr.......................... 4...............1 Nesymetrické mikropáskové vedení................ 4............ 5............. 24 obr..............4 Blokové schéma vysokorychlostní přijímače(převzato [4])..............................1 Blokové schéma paměti DDR3 (převzato [6]) .... 18 obr. 18 obr.............. 16 obr.............1 Základní struktura FPGA ........5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) .............. 9 obr........... 5 obr............................. 8 obr. 12 obr.................................................................... 1........... 14 obr................ 2...................................................................... 6 obr......................................................................... 4................................................................ 2.........5 Konektor 1000BASE-CX(převzato [11])..........2 Struktura logického bloku .....4 SFP modul pro optická vedení ...........3 SFP modul pro metalická vedení...6 1000BASE-T (převzato [11]) ........... 20 obr................................................. 2... 22 obr...... 7 obr............. 1.....7 Možné konfigurace registrů (převzato [5])........................................... 3....................... 10 obr.......................... 1.............3 (převzato [11]) ........3 sériové rozhraní SGMII (převzato [14]).....................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ................. 20 obr.................8 konektor pro 1000BASE-T (převzato [11])................7 Podvrstvy 1000BASE-T rozhraní (převzato [11]).........................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802. 1...........1 zjednodušené napájecí schéma......... 2.. 4........................................... 3.........................................4 Ohyb mikropáskového vedení (převzato [2]).....3 Blokové schéma vysokorychlostní vysílače (převzato [4])............... 13 obr............................ 3............................... 2......... 2 obr...........................................................2 Doporučené zapojení lineárního regulátoru (převzato [8]) ....... 25 .............................................................................. 8 obr.....................................2 Kvazi-TEM aproximace...................................... 1....................................... 2................................2 SFP pouzdro ........ 2.....................................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ............

---

---