Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

. 16 obr.................4 Blokové schéma vysokorychlostní přijímače(převzato [4])................ 5 obr........1 Blokové schéma paměti DDR3 (převzato [6]) ......... 2. 11 obr...7 Možné konfigurace registrů (převzato [5]).. 25 ... 24 obr............................. 2.................... 1............................................... 18 obr... 1............................ 9 obr................ 2.......... 5....................................................................... 13 obr........... 3 obr.... 12 obr........................ 3.. 4........3 Blokové schéma vysokorychlostní vysílače (převzato [4]).......................................................................................................... 18 obr....... 1................. 4.............2 Rámec ethernet (převzato [13]) ....................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ..1 zjednodušené napájecí schéma................ 7 obr..................... 1....... 1............... 21 obr...4 Ohyb mikropáskového vedení (převzato [2]).........5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) .......................................... 3.2 Doporučené zapojení lineárního regulátoru (převzato [8]) .......................................... 22 obr..... 4.......................................viii SEZNAM OBRÁZKŮ obr....3 Doporučené zapojení spínaného regulátoru (převzato [9]) ......................3 Vázané nesymetrické vedení .................................... 9 obr..... 2...... 8 obr...5 Konektor 1000BASE-CX(převzato [11])........................... 2.... 22 obr 5........2 SFP pouzdro ........... 3........... 20 obr.3 (převzato [11]) .. 23 obr..........................1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802...........1 Základní struktura FPGA ...1 Nesymetrické mikropáskové vedení...................... 1.4 SFP modul pro optická vedení ...................................... 3............... 2..........................2 Kvazi-TEM aproximace. 14 obr........................................ 17 obr...........5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ......... 6 obr...................... 2 obr.......................................... 1................................. 20 obr...........................................................................5 Přidavné prokovy.................................................................................................................. 8 obr.................................. 7 obr.................................................................................................................................................................8 konektor pro 1000BASE-T (převzato [11])...................... 1....................... 4...........2 Struktura logického bloku ............................................................ 18 obr........................... 5.. 2........... 10 obr..... 3............3 sériové rozhraní SGMII (převzato [14]).........7 Podvrstvy 1000BASE-T rozhraní (převzato [11]).............4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])........................3 SFP modul pro metalická vedení............6 1000BASE-T (převzato [11]) ................. 4..........

---

---