Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 8 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

...............................................................5 Nastavení ukončovacího rozhraní FPGA (převzato [4]) ........................................ 1....... 3 obr......................................... 23 obr.................................... 18 obr.......................................................................1 Blokové schéma paměti DDR3 (převzato [6]) ... 1...........viii SEZNAM OBRÁZKŮ obr........ 25 .............. 20 obr.....................................................2 Kvazi-TEM aproximace............ 1....3 Vázané nesymetrické vedení ..... 1.... 5..........5 Konektor 1000BASE-CX(převzato [11])....................3 Blokové schéma vysokorychlostní vysílače (převzato [4])......................................................... 14 obr................ 8 obr........ 2.................. 13 obr.... 24 obr....7 Možné konfigurace registrů (převzato [5])... 4......... 18 obr....................................................................... 1..............................................6 Řadič SDRAM paměti Spartan-6 (převzato [5]) ........... 4........................4 Blokové schéma vysokorychlostní přijímače(převzato [4])..................... 6 obr..............................................7 Podvrstvy 1000BASE-T rozhraní (převzato [11]).. 16 obr...................................................... 11 obr.6 1000BASE-T (převzato [11]) ................ 17 obr.......... 18 obr................1 Základní struktura FPGA ................... 3...........2 Rámec ethernet (převzato [13]) .................. 3........................................... 5. 12 obr............ 8 obr................................................... 2.....................3 Doporučené zapojení spínaného regulátoru (převzato [9]) .............. 7 obr. 10 obr............................. 3.............. 1....... 2................ 2.................................................. 2 obr............ 9 obr.... 3...... 2........................................ 7 obr.2 SFP pouzdro .................. 2.................... 1........................................ 4............. 21 obr. 4..........1 Rozdělení fyzické linkové vrstvy ISO/OSI modelu dle 802......... 22 obr 5........................4 SFP modul pro optická vedení .......2 Struktura logického bloku . 2.......................................................3 (převzato [11]) .......5 Blokové schéma pro rozvod hodinového signálu pro vysokorychlostní rozhraní(převzato [4]) ....................1 zjednodušené napájecí schéma.............5 Přidavné prokovy.......8 konektor pro 1000BASE-T (převzato [11]).................. 9 obr................................. 3............................................................3 sériové rozhraní SGMII (převzato [14])..................2 Doporučené zapojení lineárního regulátoru (převzato [8]) . 22 obr...............................4 konektor pro 1000BASE-LX, 1000BASE-SX (převzato [11])...........................................................3 SFP modul pro metalická vedení............... 1.......................1 Nesymetrické mikropáskové vedení....4 Ohyb mikropáskového vedení (převzato [2])....................... 4............................. 20 obr..... 5 obr.......

---

---