Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
Režim, kdy jsou vynechány všechny řídicí rámce označující začátek datového
toku druhého kanálu, označíme jako LEVEL-2/0.4Přepínání datových toků řídicími rámci režimu LEVEL-2/0
port A
A
start
port B
64B kB
1 11
3 6
6.
Další snížení režijního datového toku možné provést vynecháváním řídicích
rámců označujících začátky úseků datových rámců. případě, datový spoj vykazuje
vysokou spolehlivost, tak možné výrazně snížit přidaný režijní datový tok plně tak
využít kapacitu přenosového kanálu. případě implementace kontroly objemu dat DMAX nutné
řídicími rámci navíc přenášet informaci aktuální hodnotě rozdílu skutečné délky úseku
rámců stanovené meze (údaj ΔAi). Pokud tomto režimu dojde ztrátě jednoho řídicího rámce, nemusí ještě dojít ke
ztrátě synchronizace případě, bude slučovač kontrolovat objem dat přenesený
v jednotlivých úsecích (DMAX). Kontrola délky datových rámců klade vyšší nároky na
slučovač (složitější algoritmus), druhou stranu zvyšuje spolehlivost procesu
uspořádávání rámců. tomto režimu vždy nutné provádět kontrolu objemu dat jednotlivých úsecích
(DMAX) zároveň řídicími rámci přenášet informaci aktuální hodnotě ΔAi . Režimy, kdy jsou vynechány některé
řídicí rámce označující začátek toku kanálu pak budeme označovat jako LEVEL-
2/X, kde značí počet vynechaných řídicích rámců. ztrátě datového rámce totiž přijímač nemůže
zjistit, jakou délku měl ztracený rámec, tudíž nemůže korektně údaj ΔAi dopočítat pro
odhad konce dalšího úseku dat.3Přepínání datových toků řídicími rámci režimu LEVEL-1
Pokud tomto režimu dojde ztrátě datových rámců, přičemž řídicí rámce jsou
zachovány, nedojde ztrátě synchronizace (podobně, jako případě režimu LEVEL-
0).
port A
A
start
A
start
port B
64B 64B2 kB
1 11
3 6
6. Tento režim označím jako LEVEL-
2.5Přepínání datových toků řídicími rámci režimu LEVEL-2/X
.30
port A
A
start
A
start
port B
B
start
64B 64B 64B2 kB
1 11
3 6
6
