Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
4.1)
Kde wef efektivní šířka pásku, εef efektivní permitivita
„Určení rozměru mikropáskového vedení, kde w/h můžeme použít
vztah“ (4.
Mikropásková vedení jsou tvořena elektricky vodivou vrstvou, která nanášena na
dielektrickou podložku umístěnou zemnící desce.2 Kvazi-TEM aproximace
„Charakteristickou impedanci nesymetrického vedení můžeme určit podle
vztahu“ [7] (3. 4.1)
efref
w
h
Z
120
0 (4.1). Pásek nanesen na
dielektrické desce, která umístěna zemnící desce. 4. kvazi-TEM
aproximace, která sice vyšších kmitočtech nedává přesné výsledky, ale nižších
kmitočtech postačuje.2)
obr.
Pro výpočet parametrů mikropáskových vedení obvykle používá tzv.4. Při kvazi-TEM aproximaci je
zanedbána šířka pásku šířka pásku přechází efektivní šířku pásku vzduch
společně dielektrikem vytváří efektivní permitivitu [7] (Obr. Pro přesnější návrh vedení vhodné použít CAD softwaru, který
analyzuje vedení pomocí některých numerických metod jako metoda konečných
prvku, nebo metoda konečných diferencí.1 Nesymetrické vedení
Struktura nesymetrického vedení obrázku (obr.1 Nesymetrické mikropáskové vedení
obr.
4.20
4 MIKROPÁSKOVÁ VEDENÍ
Mikropáskové vedení bude návrhu použito pro propojení modulů SFP FPGA,
které pracuje CML logice vyžaduje charakteristickou impedanci 50Ω diferenciální
impedanci 100Ω pro připojení oscilátoru diferenciálním výstupem FPGA, který je
v logice LVDS stejné požadavky přenosovou cestu jako CML.2) [7]
