Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
Komunikace mezi FPGA pamětí zajištěna pomocí I2C sběrnice. Její nevýhodou je
omezený počet cyklů přepsání dat.
Byl vybrán obvod FT232R firmy FTDI.
Byla vybrána paměť X24C08, která poskytuje 8kbit volného místa pro uložení dat.4 EEPROM
Paměť EEPROM bude systému využita pro ukládání konfiguračních dat, která
nebude možné obsáhnout konfigurační paměti flash připojené FPGA.
Základní parametry:
UART rozhraní nebo datových bitů, nebo stop bity, možnost parity
Přenosová rychlost 300 baud Megabaud pro RS232
Možnost generování hodinového signálu pro externí zařízení MHz,
24 MHz, MHz MHz
256 bajtů pro přijímací buffer 128 bajtů pro odesílací buffer
Integrovaný oscilátor
Integrované rezistory USB
Napájení obvodu 3,3V 5,25V
Podpora USB 2. Vzhledem
k tomu jedná nevoltaivní paměť, tomuto účelu vhodná.0
3.3 USB-UART
Vzhledem tomu softwarová implementace řadiče USB FPGA byla
velice složitá, bylo užito rozhraní USB-UART jako jednoduchý prostředek, jak spojit
FPGA počítačem vybaveného USB, kde převodník vytváří sériový port umožňuje
komunikaci FPGA.
.19
3
