Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
1 Vybrané operandy paměti DDR3
Operace CS# RAS# CAS# WE#
Refresh H
Zápis L
Čtení H
Aktivace
banky
L H
3. Datové signály jsou SFP modulu přenášeny MAC
vrstvě implementované FPGA pomocí rozhraní SGMII. 3.17
Tabulka 3.2 SFP pouzdro
. 3. této paměti pak mohou být načteny detailní informace
o modulu.3) Gb/s SFP modul pro optické vedení na
obrázku (obr.
Umožňuje jednoduchou komunikaci FPGA přes I2C sběrnici, která modulu SFP
připojena paměti EEPROM.2), Gb/s SFP modul pro metalické
vedení obrázku (obr.2 SFP
Modul SFP vybrán, protože jeho zapojení desce plošného spoje oproti
1G ethernetovým řadičům jednodušší umožňuje jednoduché připojení
k vysokorychlostnímu rozhraní FPGA, díky výstupu CML logice. 3. Signály stavu linky, jako ztráta linky chyba při přenosu jsou dostupné
přímo pinech SFP modulu. Další jeho výhodou
je, může být použít pro metalické nebo optické vedení, dle vybraného modulu. 3.
Pouzdro pro SFP modul obrázku (obr.4)
obr
