Softwarově definovaný transceiver pro radioamatérský provoz

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

Vydal: FEKT VUT Brno Autor: Anton Paus

Strana 65 z 102

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
-1).53. Lokálny VCO následne zníži kmitočet výstupného signálu úmerne hodnote čítača. Pre počítačový model bol vybraný variant, ktorý využíva tzv. Keďže jedná princípe digitálny obvod, nie je citlivý úroveň vstupného signálu. Pri nástupnej hrane signálu výstupe klopného obvodu vygeneruje pulz, ktorý ovplyvňuje hodnotu nasledujúceho čítača. 2. prípade syntezátora DDS pre nový fázový inkrement Δ(n) platí: (14) kde Δstart počiatočná hodnota fázové inkrementu, zisk detektoru aktuálna hodnota čítača. Preto potrebné vstupné signály: referenčný signál signál lokálneho VCO upraviť, tak aby mali tvar obdĺžnikového signálu. Vyššia hodnota zisku fázového detektoru znamená rýchlejšie zachytenie závesu avšak fáze sledovania hodnota kmitočtu dolaďuje pomalšie. 1), vstupný signál väčší alebo rovný nule. výstup čítača kladný, znamená to, jeho nástupné hrany prichádzajú vstup klopného obvodu častejšie, teda referenčný signál vyšší kmitočet. .53 Bloková schéma sekvenčného fázového detektora. bude vstupný signál menší než nula, výstupe komparátora bude nízka úroveň (napr.53 Pri modelovaní obvodu PLL najdôležitejším blokom fázový detektor. Medzi jeho výhody patrí zvýšený rozsah lepšie vlastnosti fáze zachytávania sa. Obr. sekvenčný fázový detektor [14] (sequential phase detector). Naopak pri pulze klopného obvodu vstupným signálom VCO čítač dekrementuje. výstup čítača nulový, tak referenčný signál signál VCO frekvenčne a fázovo synchronizované (pulzy prichádzajú rovnakú dobu vyrušia sa). výstupe komparátora bude mať signál vysokú úroveň (napr. Jeho základom klopné obvody citlivé nástupnú hranu vstupného signálu. možné vykonať zosilnením signálov ich privedením vhodný rozhodovací obvod (komparátor). Takto upravené signály vstupujú klopné obvody. Zisk fázového detektoru tomto prípade koeficient úmernosti pri hodnote čítača, ktorá upravuje kmitočet VCO. Tým vznikne obdĺžnikový signál avšak frekvencia pôvodného vstupného signálu zostane zachovaná. Výstup čítača priamo riadiacim signálom pre dolaďovanie VCO. Bloková schéma sekvenčného fázového detektora je Obr. Pri pulze klopného obvodu, ktorý je privedený referenčný signál čítač inkrementuje. 2. výstup čítača záporný znamená naopak, kmitočet signálu VCO vyšší ako kmitočet referenčného signálu