Softwarově definovaný transceiver pro radioamatérský provoz

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

Vydal: FEKT VUT Brno Autor: Anton Paus

Strana 66 z 102

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
2. Pre správnu funkciu detektora musia mať pulzy vetve referenčného lokálneho signálu opačnú polaritu. zachytenia slučky (činiteľ tlmenia oscilácie výstupnej hodnoty ζ) tiež vlastná frekvencia kmitov maximálna hodnota prekmitu výstupnej hodnoty. Keď vstupné signály synchrónne, výstupe prvej sčítačky nulová hodnota (chybový signál nezmení). Preto výstup hranového detektoru pre lokálny signál vynásobený konštantou -1. Výstupné impulzy sa následne sčítajú. Signály najprv upravené obdĺžnikového tvaru (znamienková funkcia). Ich hodnotami je daná doba ustálenia resp. Pre určenie konštánt možno využiť nasledovný vzťah [13], kde je vzorkovacia perióda: (15) Obr. 2 (pripočítanie konštanty 1). jej výstupe chybový signál, ktorý po prechode vhodným filtrom dolaďuje lokálny oscilátor. Nasleduje druhá sčítačka spätnou väzbou, ktorá predstavuje čítač (akumulátor).54.54 Bloková schéma počítačového modelu systému PLL. Keďže nasledujúci hranový detektor reaguje len na prechod nulovej nenulovú hodnotu, signály posunuté úrovne resp. nie synchrónne, výstupe prvej sčítačky striedavo objavuje hodnota -1. Model je zobrazený Obr. vstup fázového detektoru pripojený referenčný signál (prijímaný) signál lokálneho oscilátora. Hranový detektor teda reaguje každý prechod úrovne 0 na úroveň kladným pulzom výstupe. 2.54 Počítačový model systému PLL bol vytvorený Simulinku dôvodu možnosti lepšieho rozlíšenia nastavenia kmitočtu pre syntezátory DDS porovnaní DDS vytvorenou skripte MATLABu (použitá modeli modulátora). . modeli bol použitý filter druhého rádu, ktorý charakter proporcionálne-sumačného regulátora [13]. Vlastnosti filtra určujú dve konštanty: proporciálny (KP) sumačný člen (KI)