|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.
Skladá sa
z troch hlavných častí fázový detektor, filter slučky riadený oscilátor (DDS alebo
VCO). Obr. Prípadné striedavé zložky odfiltruje filter
slučky, ktorý charakter dolnej priepuste.
V našej aplikácii bude mať fázový záves širšie využitie preto jeho implementácia
výhodnejšia. možné iba jej odvodením prijímaného
signálu. frekvenčného rozdielu
vstupných signálov.
Kmitočtovo fázovo koherentnú nosnú však možno získať zapojením zložitejších
obvodov ako obvod fázového závesu alebo Costasova slučka (demodulácia DSB).52
2.5 Metódy obnovenia nosnej vlny
Pri synchrónnej demodulácii nevyhnutné získať referenčnú nosnú vlnu dokonalou
kmitočtovou fázovou koherenciou.5.52 Bloková schéma systému fázového závesu PLL.
Fázový detektor slúži vyhodnotenie fázového resp. Pri moduláciách nepotlačenou nosnou vlnou (AM CW) táto úloha
pomerne jednoduchá. Pracuje prakticky ako zmiešavač, ktorého výstupe je
jednosmerná zložka úmerná rozdielu fáz. Obvod PLL pracuje dvoch
režimoch: režim zachytenia (acquisition) režim sledovania teda zotrvania
v synchrónnom stave (tracking). pomer výstupného napätia rozdielu fáz
vstupných signálov.
Obr. Stačí prijímaného signálu vyfiltrovať pásmovou priepusťou. Vyjadruje aké výstupné napätie pri rozdiele fáz
1 rad. Vyfiltrovaný jednosmerný signál následne
riadi oscilátor, ktorý upraví výstupný kmitočet tak, aby fázový rozdiel medzi
signálmi vstupe fázového detektoru zmenšoval. synchrónnom stave nie signál riadiacom vstupe
oscilátora nulový (ideálny prípad), ale pohybuje intervale nazývanom stredné
zvyškové frekvenčné rozladenie (mean residual frequency [3]).
2.
. 2.
2. Dôležitým parametrom
fázového detektoru jeho zisk Kd.52 znázornená základná bloková schéma obvodu fázového závesu.1 Fázový záves PLL
Fázový záves PLL (Phase Locked Loop, fázovo zavesená slučka) moderný
subsystém, ktorý softwarovom rádiu využiteľný nielen synchronizácii nosnej
vlny, ale priamo synchrónnej demodulácii signálov AM, DSB [3]
