Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 56 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
Jelikož výstupu generátoru nap nulové, bude se
kondenzátor rezistor exponeciáln vybíjet, resp. Periodu kmit lze odvodit nap doby
trvání úseku hem kondenzátor áte hodnotou nap -UCC/2 nabije es
rezistor zdroje +UCC.6)
Za dobu T/2 konenzátor nabije kone nou hodnotu +UCC/2. Tedy:
−++−=
−
RC
T
CC
CC
CCCC
e
U
U
UU 2
1
222
(6.7)
Vyjád ením periody (6. Nap UCE1 tak poklesne pokles
UCE1 kondenzátor enáší báze T2. Proto dobu trvání celého úseku platí +
UCC (viz Obr.
Doba trvání obou úsek shodná (viz Obr. 6. pozd ebíjet opa nou polaritu
nap (jeho spodní konec „podep en“ zdrojem UCC).
P echodný zapnutí napájecího nap (rozb klopného obvodu):
Po ipojení napájecího nap být (vlivem nesymetrie zapojení, nepatrné)
kolektorový proud jednoho tranzistoru (nech jedná nap T1) vyšší než druhého. Proces nabíjení žeme popsat rovnicí:
( −++−=
−
RC
t
CC
CC
CC
C e
U
U
U
tu 1
22
(6. Tím obvod ocitne jednom dvou kvazistabilních stav které pak ase
periodicky ídají viz Obr. Na
RC1 tedy vznikat vyšší úbytek nap než RC2. tedy ejmé, átku úseku horním konci kondenzátoru
nap 1,5UCC proto zemi.
.5b). Jakmile poklesne hodnota pod
UCC/2 eklopí celý obvod „úseku 1“.
R UCE2 kondenzátor enáší báze T1, který tak ješt více otevírá. Hodnot UCC/2 odpovídá ovšem
v úseku hodnota -UCC/2. 6.7) kone dostáváme:
RCT 3ln2 (6.2. Ten tedy ješt více zavírá UCE2 tak roste. 6.3 Astabilní klopný obvod bipolárními tranzistory („multivibrátor“)
Na Obr. 6.5a) klasické zapojení jednoduchého astabilního klopného obvodu ma
bipolárními tranzistory.FEKT Vysokého ení technického Brn
Jakmile kondenzátor nabije hodnotu +UCC/2 (konec úseku 1), eklopí výstup
prvního hradla logické výstup druhého hradla (bod tedy logické celkový
výstup logické Spodní konec kondenzátoru tedy již nebude zemi, ale mezi zem
je skokem azen zdroj nap +UCC. Popsaný
mechanismus kladné tné vazby hem velice krátké doby ipojení napájecího nap tí
zp sobí, ocitne saturaci zcela zav (tranzistory nepracují tedy lineárním
režimu).8)
6.4b).4b). Odtud áte nap kondenzátoru átku úseku 1
