Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 56 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
6. 6.5a) klasické zapojení jednoduchého astabilního klopného obvodu ma
bipolárními tranzistory.
. Jakmile poklesne hodnota pod
UCC/2 eklopí celý obvod „úseku 1“. Hodnot UCC/2 odpovídá ovšem
v úseku hodnota -UCC/2. 6. Periodu kmit lze odvodit nap doby
trvání úseku hem kondenzátor áte hodnotou nap -UCC/2 nabije es
rezistor zdroje +UCC. Odtud áte nap kondenzátoru átku úseku 1. tedy ejmé, átku úseku horním konci kondenzátoru
nap 1,5UCC proto zemi.4b).2. Ten tedy ješt více zavírá UCE2 tak roste.4b). Nap UCE1 tak poklesne pokles
UCE1 kondenzátor enáší báze T2.6)
Za dobu T/2 konenzátor nabije kone nou hodnotu +UCC/2. pozd ebíjet opa nou polaritu
nap (jeho spodní konec „podep en“ zdrojem UCC).
R UCE2 kondenzátor enáší báze T1, který tak ješt více otevírá.7)
Vyjád ením periody (6.
Doba trvání obou úsek shodná (viz Obr. 6.3 Astabilní klopný obvod bipolárními tranzistory („multivibrátor“)
Na Obr. Na
RC1 tedy vznikat vyšší úbytek nap než RC2.FEKT Vysokého ení technického Brn
Jakmile kondenzátor nabije hodnotu +UCC/2 (konec úseku 1), eklopí výstup
prvního hradla logické výstup druhého hradla (bod tedy logické celkový
výstup logické Spodní konec kondenzátoru tedy již nebude zemi, ale mezi zem
je skokem azen zdroj nap +UCC. Proces nabíjení žeme popsat rovnicí:
( −++−=
−
RC
t
CC
CC
CC
C e
U
U
U
tu 1
22
(6. Tím obvod ocitne jednom dvou kvazistabilních stav které pak ase
periodicky ídají viz Obr. Popsaný
mechanismus kladné tné vazby hem velice krátké doby ipojení napájecího nap tí
zp sobí, ocitne saturaci zcela zav (tranzistory nepracují tedy lineárním
režimu).7) kone dostáváme:
RCT 3ln2 (6. Jelikož výstupu generátoru nap nulové, bude se
kondenzátor rezistor exponeciáln vybíjet, resp.
P echodný zapnutí napájecího nap (rozb klopného obvodu):
Po ipojení napájecího nap být (vlivem nesymetrie zapojení, nepatrné)
kolektorový proud jednoho tranzistoru (nech jedná nap T1) vyšší než druhého. Tedy:
−++−=
−
RC
T
CC
CC
CCCC
e
U
U
UU 2
1
222
(6.5b).8)
6. Proto dobu trvání celého úseku platí +
UCC (viz Obr
