|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
2.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. Nyní klikneme na
námi vytvořený soubor vzor_sch. Poté potvrdíme OK. Zdrojové kódy jsou uvedeny příloze B.1 vidíme
vytvořené dva bloky.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. vstupu máme
oscilátor frekvenci MHz. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem.bdf.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku.1. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh.
5. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Teď jen nás jestli ten starý smažeme nebo ne. Automaticky nám
přidá projektu.1.
5. obrázku 5.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem.
.1 B.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Jestli nám tato vzpomínka
vadí, můžeme změnit. Tím zajistíme totožné nastavení šablonou. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji. Automaticky nám tento nově vytvořený soubor
přidal projektu. značí jaké nastavení projektu aktuální.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Každý bit reprezentuje právě jen jeden segment celé číslice. Následně provedeme uložení pod jiným názvem. Nyní máme projekt vytvořen. výstupu pak MHz, kHz Hz.19
otevřeme šablona_sch. Tímto nám nestojí nic
v cestě pokračovat návrhu. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu.
Otevře nám okno, něm poklepáme položku New Revision. menu rozklikneme Project zvolíme položku Revision. Pro vytvoření, nabídce File klikneme možnost New.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. našem
případě pod jménem vzor_sch.bdf. Zápis členěn následujícím
způsobem. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Nyní nás čeká sestrojení konstrukce. šabloně kromě výše popsaných bloků mnoho vstupů výstupů
