|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. výstupu pak MHz, kHz Hz. Nyní máme projekt vytvořen. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji.1 vidíme
vytvořené dva bloky. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz.bdf. Poté potvrdíme OK.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Automaticky nám tento nově vytvořený soubor
přidal projektu. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Nyní klikneme na
námi vytvořený soubor vzor_sch. Tímto nám nestojí nic
v cestě pokračovat návrhu. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu.2.1. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji. Nyní nás čeká sestrojení konstrukce.
5. Jestli nám tato vzpomínka
vadí, můžeme změnit.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. našem
případě pod jménem vzor_sch. Teď jen nás jestli ten starý smažeme nebo ne. Každý bit reprezentuje právě jen jeden segment celé číslice.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. značí jaké nastavení projektu aktuální. Automaticky nám
přidá projektu.1 B. Pro vytvoření, nabídce File klikneme možnost New. Zdrojové kódy jsou uvedeny příloze B.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Následně provedeme uložení pod jiným názvem.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. šabloně kromě výše popsaných bloků mnoho vstupů výstupů.bdf pravým tlačítkem zvolíme vrcholovou
jednotku.bdf. Zápis členěn následujícím
způsobem.
. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.1. obrázku 5.
5.19
otevřeme šablona_sch.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh.
Otevře nám okno, něm poklepáme položku New Revision. vstupu máme
oscilátor frekvenci MHz. menu rozklikneme Project zvolíme položku Revision. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Tím zajistíme totožné nastavení šablonou. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK
