|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Automaticky nám tento nově vytvořený soubor
přidal projektu. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Automaticky nám
přidá projektu. Tím zajistíme totožné nastavení šablonou. Následně provedeme uložení pod jiným názvem.1. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Každý bit reprezentuje právě jen jeden segment celé číslice. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.19
otevřeme šablona_sch.
5. Poté potvrdíme OK.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. menu rozklikneme Project zvolíme položku Revision. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.
5. značí jaké nastavení projektu aktuální.
. Jestli nám tato vzpomínka
vadí, můžeme změnit. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. našem
případě pod jménem vzor_sch. obrázku 5. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Nyní klikneme na
námi vytvořený soubor vzor_sch.2.bdf pravým tlačítkem zvolíme vrcholovou
jednotku.
Otevře nám okno, něm poklepáme položku New Revision.1.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Pro vytvoření, nabídce File klikneme možnost New. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Zápis členěn následujícím
způsobem.1 vidíme
vytvořené dva bloky. Tímto nám nestojí nic
v cestě pokračovat návrhu. Nyní nás čeká sestrojení konstrukce. výstupu pak MHz, kHz Hz. Zdrojové kódy jsou uvedeny příloze B. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku.bdf. Teď jen nás jestli ten starý smažeme nebo ne. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.bdf. Nyní máme projekt vytvořen. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. vstupu máme
oscilátor frekvenci MHz.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje.1 B
