|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Nyní klikneme na
námi vytvořený soubor vzor_sch. menu rozklikneme Project zvolíme položku Revision.2.
5.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. našem
případě pod jménem vzor_sch.
5. výstupu pak MHz, kHz Hz. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. Následně provedeme uložení pod jiným názvem. Teď jen nás jestli ten starý smažeme nebo ne.19
otevřeme šablona_sch. Poté potvrdíme OK. Automaticky nám tento nově vytvořený soubor
přidal projektu.1 B. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Nyní nás čeká sestrojení konstrukce.1.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. vstupu máme
oscilátor frekvenci MHz. Nyní máme projekt vytvořen.1.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Tímto nám nestojí nic
v cestě pokračovat návrhu.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. značí jaké nastavení projektu aktuální.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Automaticky nám
přidá projektu. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. obrázku 5.bdf.
. Jestli nám tato vzpomínka
vadí, můžeme změnit.1 vidíme
vytvořené dva bloky. Pro vytvoření, nabídce File klikneme možnost New.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch.
Otevře nám okno, něm poklepáme položku New Revision. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Zápis členěn následujícím
způsobem. Zdrojové kódy jsou uvedeny příloze B. Každý bit reprezentuje právě jen jeden segment celé číslice.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Tím zajistíme totožné nastavení šablonou.bdf.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu
