|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
1.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku.
. Nyní klikneme na
námi vytvořený soubor vzor_sch. našem
případě pod jménem vzor_sch.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. výstupu pak MHz, kHz Hz.
5. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Automaticky nám tento nově vytvořený soubor
přidal projektu.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu.bdf. Nyní nás čeká sestrojení konstrukce.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Automaticky nám
přidá projektu.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Následně provedeme uložení pod jiným názvem. Tímto nám nestojí nic
v cestě pokračovat návrhu. menu rozklikneme Project zvolíme položku Revision. Zdrojové kódy jsou uvedeny příloze B. Jestli nám tato vzpomínka
vadí, můžeme změnit. Pro vytvoření, nabídce File klikneme možnost New. obrázku 5. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.19
otevřeme šablona_sch.2. Poté potvrdíme OK. Tím zajistíme totožné nastavení šablonou.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje.1 vidíme
vytvořené dva bloky. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. značí jaké nastavení projektu aktuální. Teď jen nás jestli ten starý smažeme nebo ne.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.
Otevře nám okno, něm poklepáme položku New Revision.
5. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu.1. Každý bit reprezentuje právě jen jeden segment celé číslice. Zápis členěn následujícím
způsobem.1 B.bdf. Nyní máme projekt vytvořen. vstupu máme
oscilátor frekvenci MHz
