|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Tím zajistíme totožné nastavení šablonou. Nyní nás čeká sestrojení konstrukce. Zdrojové kódy jsou uvedeny příloze B. Zápis členěn následujícím
způsobem. Nyní klikneme na
námi vytvořený soubor vzor_sch.1. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Poté potvrdíme OK. výstupu pak MHz, kHz Hz. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Následně provedeme uložení pod jiným názvem.
Otevře nám okno, něm poklepáme položku New Revision. Jestli nám tato vzpomínka
vadí, můžeme změnit. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem.1.
.2. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. menu rozklikneme Project zvolíme položku Revision. Automaticky nám tento nově vytvořený soubor
přidal projektu. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Tímto nám nestojí nic
v cestě pokračovat návrhu. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.1 vidíme
vytvořené dva bloky. vstupu máme
oscilátor frekvenci MHz.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.bdf.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Pro vytvoření, nabídce File klikneme možnost New. značí jaké nastavení projektu aktuální. Každý bit reprezentuje právě jen jeden segment celé číslice. Teď jen nás jestli ten starý smažeme nebo ne.bdf.
5.1 B. našem
případě pod jménem vzor_sch.19
otevřeme šablona_sch.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.
5.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Automaticky nám
přidá projektu. Nyní máme projekt vytvořen. obrázku 5
