Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Vydal: FEKT VUT Brno Autor: Petr Gajdošík

Strana 27 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
výstupu pak MHz, kHz Hz. Vstupní signály jsou pojmenovány písmeny F, dp, clk50 khertz. V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Ty slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Jelikož nám nyní zůstal projektu původní soubor, tak něj klikneme pravým tlačítkem myši zvolíme odstranění projektu.19 otevřeme šablona_sch. První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Zdrojové kódy jsou uvedeny příloze B. Otevře nám soubor, který následně uložíme pod námi žádaným názvem. Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current Revision. 5. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na displeji. menu rozklikneme Project zvolíme položku Revision. šabloně kromě výše popsaných bloků mnoho vstupů výstupů.1 vidíme vytvořené dva bloky. našem případě pod jménem vzor_sch.2 Seznámení vrcholovou jednotkou Nyní představíme schematickou vrcholovou jednotku.1. Každý bit reprezentuje právě jen jeden segment celé číslice. V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a dp.bdf. Poté potvrdíme OK. Vstupy jsou šestibitové každý vstup slouží právě jednomu digitu displeji. obrázku 5.1 B.2. Tímto nám nestojí nic v cestě pokračovat návrhu. Vidíme, nám přidal nový profil ten starý nám tam zůstal. Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného 7segmentového displeje. Pro vytvoření, nabídce File klikneme možnost New. 5. Otevře nám okno, něm poklepáme položku New Revision. Vstup dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Zápis členěn následujícím způsobem. . Tím zajistíme totožné nastavení šablonou. Automaticky nám tento nově vytvořený soubor přidal projektu. Nyní klikneme na námi vytvořený soubor vzor_sch. našem případě kam jsou přiřazené piny pouzdře obvodu, atd. Nyní máme projekt vytvořen. značí jaké nastavení projektu aktuální. Teď jen nás jestli ten starý smažeme nebo ne. Automaticky nám přidá projektu.bdf pravým tlačítkem zvolíme vrcholovou jednotku.1. Následně provedeme uložení pod jiným názvem. Pod hlavní nabídkou nám zobrazuje poslední vzpomínka šablonu.3 Vytvoření vlastního konstrukčního bloku Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci, kterou nadefinujeme.bdf. Nyní nás čeká sestrojení konstrukce. Jestli nám tato vzpomínka vadí, můžeme změnit. vstupu máme oscilátor frekvenci MHz. Vyskočí nám okno ve kterém nastavíme nové jméno, našem případě vzor_sch položce Based On Revision ponecháme sablona_sch