Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Vydal: FEKT VUT Brno Autor: Petr Gajdošík

Strana 27 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Otevře nám soubor, který následně uložíme pod námi žádaným názvem. Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného 7segmentového displeje. Vstupní signály jsou pojmenovány písmeny F, dp, clk50 khertz. Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a dp. Pro vytvoření, nabídce File klikneme možnost New. Jestli nám tato vzpomínka vadí, můžeme změnit.bdf.bdf.1. Nyní nás čeká sestrojení konstrukce. menu rozklikneme Project zvolíme položku Revision. Tím zajistíme totožné nastavení šablonou. Každý bit reprezentuje právě jen jeden segment celé číslice. Nyní klikneme na námi vytvořený soubor vzor_sch. Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current Revision. Automaticky nám přidá projektu. výstupu pak MHz, kHz Hz. našem případě kam jsou přiřazené piny pouzdře obvodu, atd. Ty slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. značí jaké nastavení projektu aktuální. našem případě pod jménem vzor_sch. Vyskočí nám okno ve kterém nastavíme nové jméno, našem případě vzor_sch položce Based On Revision ponecháme sablona_sch. Zdrojové kódy jsou uvedeny příloze B.19 otevřeme šablona_sch. Otevře nám okno, něm poklepáme položku New Revision.2. První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. šabloně kromě výše popsaných bloků mnoho vstupů výstupů.3 Vytvoření vlastního konstrukčního bloku Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci, kterou nadefinujeme. Automaticky nám tento nově vytvořený soubor přidal projektu.1. Poté potvrdíme OK. obrázku 5.2 Seznámení vrcholovou jednotkou Nyní představíme schematickou vrcholovou jednotku. Nyní máme projekt vytvořen. Pod hlavní nabídkou nám zobrazuje poslední vzpomínka šablonu. Jelikož nám nyní zůstal projektu původní soubor, tak něj klikneme pravým tlačítkem myši zvolíme odstranění projektu. V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Vidíme, nám přidal nový profil ten starý nám tam zůstal.1 B. Zápis členěn následujícím způsobem. vstupu máme oscilátor frekvenci MHz. Následně provedeme uložení pod jiným názvem. Tímto nám nestojí nic v cestě pokračovat návrhu. Vstupy jsou šestibitové každý vstup slouží právě jednomu digitu displeji.1 vidíme vytvořené dva bloky.bdf pravým tlačítkem zvolíme vrcholovou jednotku. V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na displeji. 5. 5. Teď jen nás jestli ten starý smažeme nebo ne. . Vstup dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu