|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
našem
případě pod jménem vzor_sch.bdf. výstupu pak MHz, kHz Hz. Každý bit reprezentuje právě jen jeden segment celé číslice. Pro vytvoření, nabídce File klikneme možnost New. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. obrázku 5. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz.
5.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Poté potvrdíme OK.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. značí jaké nastavení projektu aktuální. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh.
.2. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.1.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. menu rozklikneme Project zvolíme položku Revision. vstupu máme
oscilátor frekvenci MHz.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.
5. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Nyní máme projekt vytvořen. Jestli nám tato vzpomínka
vadí, můžeme změnit.
Otevře nám okno, něm poklepáme položku New Revision. Automaticky nám
přidá projektu. Tím zajistíme totožné nastavení šablonou.1. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Následně provedeme uložení pod jiným názvem. Nyní nás čeká sestrojení konstrukce. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem.19
otevřeme šablona_sch. Zdrojové kódy jsou uvedeny příloze B. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Tímto nám nestojí nic
v cestě pokračovat návrhu. Nyní klikneme na
námi vytvořený soubor vzor_sch.1 B. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Teď jen nás jestli ten starý smažeme nebo ne.1 vidíme
vytvořené dva bloky.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.bdf pravým tlačítkem zvolíme vrcholovou
jednotku.bdf. Automaticky nám tento nově vytvořený soubor
přidal projektu. Zápis členěn následujícím
způsobem
