|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Každý bit reprezentuje právě jen jeden segment celé číslice. Nyní klikneme na
námi vytvořený soubor vzor_sch. menu rozklikneme Project zvolíme položku Revision. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch.1. výstupu pak MHz, kHz Hz. Zápis členěn následujícím
způsobem. Tím zajistíme totožné nastavení šablonou.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Poté potvrdíme OK.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Následně provedeme uložení pod jiným názvem.
.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Nyní máme projekt vytvořen.bdf. Nyní nás čeká sestrojení konstrukce. našem
případě pod jménem vzor_sch. Jestli nám tato vzpomínka
vadí, můžeme změnit. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh.1.
5. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Pro vytvoření, nabídce File klikneme možnost New. Tímto nám nestojí nic
v cestě pokračovat návrhu. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. vstupu máme
oscilátor frekvenci MHz.2.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK.
5. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Teď jen nás jestli ten starý smažeme nebo ne. obrázku 5. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. značí jaké nastavení projektu aktuální. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.19
otevřeme šablona_sch. Zdrojové kódy jsou uvedeny příloze B. Automaticky nám
přidá projektu.1 B.
Otevře nám okno, něm poklepáme položku New Revision.bdf. Automaticky nám tento nově vytvořený soubor
přidal projektu.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji.1 vidíme
vytvořené dva bloky.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji
