|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
1. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. značí jaké nastavení projektu aktuální.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Tím zajistíme totožné nastavení šablonou. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Jestli nám tato vzpomínka
vadí, můžeme změnit. Automaticky nám
přidá projektu.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Pro vytvoření, nabídce File klikneme možnost New.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme.bdf.bdf. výstupu pak MHz, kHz Hz. Každý bit reprezentuje právě jen jeden segment celé číslice.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje.
. Zdrojové kódy jsou uvedeny příloze B.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.19
otevřeme šablona_sch.
5.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. menu rozklikneme Project zvolíme položku Revision.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Nyní klikneme na
námi vytvořený soubor vzor_sch. našem
případě pod jménem vzor_sch. vstupu máme
oscilátor frekvenci MHz. Následně provedeme uložení pod jiným názvem. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.bdf pravým tlačítkem zvolíme vrcholovou
jednotku.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK.
5. Zápis členěn následujícím
způsobem.2. Poté potvrdíme OK.1 vidíme
vytvořené dva bloky. Teď jen nás jestli ten starý smažeme nebo ne. Automaticky nám tento nově vytvořený soubor
přidal projektu. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Nyní máme projekt vytvořen. Tímto nám nestojí nic
v cestě pokračovat návrhu. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem.
Otevře nám okno, něm poklepáme položku New Revision. obrázku 5.1. Nyní nás čeká sestrojení konstrukce. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.1 B
