|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
19
otevřeme šablona_sch.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Nyní klikneme na
námi vytvořený soubor vzor_sch.1 vidíme
vytvořené dva bloky. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Pro vytvoření, nabídce File klikneme možnost New. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji.bdf.
5. značí jaké nastavení projektu aktuální. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. výstupu pak MHz, kHz Hz. Tímto nám nestojí nic
v cestě pokračovat návrhu.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.1.2. Jestli nám tato vzpomínka
vadí, můžeme změnit.
5. našem
případě pod jménem vzor_sch. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Automaticky nám tento nově vytvořený soubor
přidal projektu. menu rozklikneme Project zvolíme položku Revision.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.1. Zdrojové kódy jsou uvedeny příloze B. Nyní nás čeká sestrojení konstrukce.1 B. Nyní máme projekt vytvořen. obrázku 5. Poté potvrdíme OK. Teď jen nás jestli ten starý smažeme nebo ne. vstupu máme
oscilátor frekvenci MHz. Každý bit reprezentuje právě jen jeden segment celé číslice. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Tím zajistíme totožné nastavení šablonou.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Automaticky nám
přidá projektu.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme.bdf.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Zápis členěn následujícím
způsobem. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Následně provedeme uložení pod jiným názvem.
.
Otevře nám okno, něm poklepáme položku New Revision. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu
