|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Nyní nás čeká sestrojení konstrukce.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh.
. Následně provedeme uložení pod jiným názvem.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Tímto nám nestojí nic
v cestě pokračovat návrhu. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. našem
případě pod jménem vzor_sch. obrázku 5.1. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Pro vytvoření, nabídce File klikneme možnost New.2. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji. Automaticky nám
přidá projektu. Vidíme, nám přidal nový profil ten starý nám
tam zůstal. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Teď jen nás jestli ten starý smažeme nebo ne.
Otevře nám okno, něm poklepáme položku New Revision.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. výstupu pak MHz, kHz Hz.bdf. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Poté potvrdíme OK. Zdrojové kódy jsou uvedeny příloze B.
5.1. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Tím zajistíme totožné nastavení šablonou.1 vidíme
vytvořené dva bloky. menu rozklikneme Project zvolíme položku Revision.19
otevřeme šablona_sch.1 B.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Nyní máme projekt vytvořen. značí jaké nastavení projektu aktuální. Jestli nám tato vzpomínka
vadí, můžeme změnit. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.bdf. Každý bit reprezentuje právě jen jeden segment celé číslice. vstupu máme
oscilátor frekvenci MHz. Zápis členěn následujícím
způsobem.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz.
5. Nyní klikneme na
námi vytvořený soubor vzor_sch. Automaticky nám tento nově vytvořený soubor
přidal projektu. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu
