Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Vydal: FEKT VUT Brno Autor: Petr Gajdošík

Strana 27 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
. výstupu pak MHz, kHz Hz. Tímto nám nestojí nic v cestě pokračovat návrhu. vstupu máme oscilátor frekvenci MHz. Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a dp.1.bdf pravým tlačítkem zvolíme vrcholovou jednotku. Vidíme, nám přidal nový profil ten starý nám tam zůstal.1 B.1. Otevře nám soubor, který následně uložíme pod námi žádaným názvem. Poté potvrdíme OK. Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného 7segmentového displeje.19 otevřeme šablona_sch. Automaticky nám přidá projektu.bdf. Nyní klikneme na námi vytvořený soubor vzor_sch. Jestli nám tato vzpomínka vadí, můžeme změnit. Vstup dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Nyní nás čeká sestrojení konstrukce. Pod hlavní nabídkou nám zobrazuje poslední vzpomínka šablonu. 5. Ty slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Vstupy jsou šestibitové každý vstup slouží právě jednomu digitu displeji. Zápis členěn následujícím způsobem. V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. menu rozklikneme Project zvolíme položku Revision. V jiném případě možné vstupy výstupy přímo využít propojit návrhem. obrázku 5. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na displeji. Pro vytvoření, nabídce File klikneme možnost New. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current Revision. Automaticky nám tento nově vytvořený soubor přidal projektu. Vstupní signály jsou pojmenovány písmeny F, dp, clk50 khertz. Teď jen nás jestli ten starý smažeme nebo ne. 5.bdf. Nyní máme projekt vytvořen.1 vidíme vytvořené dva bloky.2.2 Seznámení vrcholovou jednotkou Nyní představíme schematickou vrcholovou jednotku. Zdrojové kódy jsou uvedeny příloze B. Každý bit reprezentuje právě jen jeden segment celé číslice. Jelikož nám nyní zůstal projektu původní soubor, tak něj klikneme pravým tlačítkem myši zvolíme odstranění projektu. Otevře nám okno, něm poklepáme položku New Revision. Následně provedeme uložení pod jiným názvem. značí jaké nastavení projektu aktuální. našem případě kam jsou přiřazené piny pouzdře obvodu, atd. našem případě pod jménem vzor_sch.3 Vytvoření vlastního konstrukčního bloku Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci, kterou nadefinujeme. První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Vyskočí nám okno ve kterém nastavíme nové jméno, našem případě vzor_sch položce Based On Revision ponecháme sablona_sch. Tím zajistíme totožné nastavení šablonou