|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
našem
případě kam jsou přiřazené piny pouzdře obvodu, atd. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji. Tímto nám nestojí nic
v cestě pokračovat návrhu. našem
případě pod jménem vzor_sch.
Otevře nám okno, něm poklepáme položku New Revision. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Následně provedeme uložení pod jiným názvem. výstupu pak MHz, kHz Hz. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.
. Nyní klikneme na
námi vytvořený soubor vzor_sch. Teď jen nás jestli ten starý smažeme nebo ne.bdf. Tím zajistíme totožné nastavení šablonou. značí jaké nastavení projektu aktuální. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu.1. Automaticky nám
přidá projektu. vstupu máme
oscilátor frekvenci MHz. obrázku 5.
5. Poté potvrdíme OK.2.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. menu rozklikneme Project zvolíme položku Revision. Zdrojové kódy jsou uvedeny příloze B.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision.bdf.19
otevřeme šablona_sch. Každý bit reprezentuje právě jen jeden segment celé číslice. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.1 vidíme
vytvořené dva bloky. Automaticky nám tento nově vytvořený soubor
přidal projektu. Jestli nám tato vzpomínka
vadí, můžeme změnit. Pro vytvoření, nabídce File klikneme možnost New.
5.1 B. šabloně kromě výše popsaných bloků mnoho vstupů výstupů.1.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Zápis členěn následujícím
způsobem. Nyní nás čeká sestrojení konstrukce. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch. Nyní máme projekt vytvořen.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje
