|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.1 vidíme
vytvořené dva bloky. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Nyní máme projekt vytvořen.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku.19
otevřeme šablona_sch. Pro vytvoření, nabídce File klikneme možnost New. Nyní klikneme na
námi vytvořený soubor vzor_sch. Následně provedeme uložení pod jiným názvem. výstupu pak MHz, kHz Hz.1. Automaticky nám tento nově vytvořený soubor
přidal projektu. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. šabloně kromě výše popsaných bloků mnoho vstupů výstupů.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. Teď jen nás jestli ten starý smažeme nebo ne. Každý bit reprezentuje právě jen jeden segment celé číslice. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Tímto nám nestojí nic
v cestě pokračovat návrhu. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu.2.
. Nyní nás čeká sestrojení konstrukce.1. obrázku 5. Tím zajistíme totožné nastavení šablonou.
5. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji.
Otevře nám okno, něm poklepáme položku New Revision. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Jestli nám tato vzpomínka
vadí, můžeme změnit. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Zápis členěn následujícím
způsobem. Poté potvrdíme OK.bdf pravým tlačítkem zvolíme vrcholovou
jednotku. Zdrojové kódy jsou uvedeny příloze B.1 B. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. menu rozklikneme Project zvolíme položku Revision.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. našem
případě pod jménem vzor_sch. vstupu máme
oscilátor frekvenci MHz.bdf.
5. Automaticky nám
přidá projektu.bdf.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. značí jaké nastavení projektu aktuální
