|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
obrázku 5. Nyní klikneme na
námi vytvořený soubor vzor_sch. Vyskočí nám okno ve
kterém nastavíme nové jméno, našem případě vzor_sch položce Based On
Revision ponecháme sablona_sch.bdf.bdf pravým tlačítkem zvolíme vrcholovou
jednotku.1.1 B. Zápis členěn následujícím
způsobem. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na
displeji.
5.bdf.3 Vytvoření vlastního konstrukčního bloku
Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci,
kterou nadefinujeme. Tím zajistíme totožné nastavení šablonou. Pro vytvoření, nabídce File klikneme možnost New.
. vstupu máme
oscilátor frekvenci MHz. Vstupní signály jsou pojmenovány písmeny F,
dp, clk50 khertz. Poté potvrdíme OK.
Otevře nám okno, něm poklepáme položku New Revision. výstupu pak MHz, kHz Hz. Otevře nám
soubor, který následně uložíme pod námi žádaným názvem. Nyní nás čeká sestrojení konstrukce.
5.
První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. našem
případě kam jsou přiřazené piny pouzdře obvodu, atd.2 Seznámení vrcholovou jednotkou
Nyní představíme schematickou vrcholovou jednotku. Vstup
dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu.
Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current
Revision. menu rozklikneme Project zvolíme položku Revision. Nyní máme projekt vytvořen. značí jaké nastavení projektu aktuální.
V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Ty
slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. našem
případě pod jménem vzor_sch.
V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK.2.
Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného
7segmentového displeje. Jelikož nám nyní zůstal projektu původní soubor, tak něj
klikneme pravým tlačítkem myši zvolíme odstranění projektu. Teď jen nás jestli ten starý smažeme nebo ne. Následně provedeme uložení pod jiným názvem. Jestli nám tato vzpomínka
vadí, můžeme změnit. Automaticky nám
přidá projektu. Vidíme, nám přidal nový profil ten starý nám
tam zůstal.1 vidíme
vytvořené dva bloky.
Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a
dp. Vstupy jsou šestibitové každý vstup slouží právě jednomu
digitu displeji.19
otevřeme šablona_sch.1. Pod hlavní nabídkou nám zobrazuje
poslední vzpomínka šablonu. Automaticky nám tento nově vytvořený soubor
přidal projektu. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. Zdrojové kódy jsou uvedeny příloze B. Každý bit reprezentuje právě jen jeden segment celé číslice. Tímto nám nestojí nic
v cestě pokračovat návrhu
