Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Vydal: FEKT VUT Brno Autor: Petr Gajdošík

Strana 27 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Nyní máme projekt vytvořen. Pomocí vstupu clk50 frekvencí MHz obnovovány vstupní údaje vstupů a dp. Zápis členěn následujícím způsobem. První blok nazvaný dělička kmitočtu slouží jako dělič kmitočtu. Jestli nám tato vzpomínka vadí, můžeme změnit. menu rozklikneme Project zvolíme položku Revision. Nyní klikneme na námi vytvořený soubor vzor_sch. V jiném případě možné vstupy výstupy přímo využít propojit návrhem. Zkontrolujeme, jestli máme zaškrtnuté možnosti pro Copy Database Set Current Revision.bdf. Vstupní signály jsou pojmenovány písmeny F, dp, clk50 khertz. Vstupem khertz frekvencí kHz postupně přepínané zobrazované digity na displeji. Nyní nás čeká sestrojení konstrukce. Pro vytvoření, nabídce File klikneme možnost New. Jelikož nám nyní zůstal projektu původní soubor, tak něj klikneme pravým tlačítkem myši zvolíme odstranění projektu. 5. Následně provedeme uložení pod jiným názvem. výstupu pak MHz, kHz Hz. šabloně kromě výše popsaných bloků mnoho vstupů výstupů. našem případě kam jsou přiřazené piny pouzdře obvodu, atd. Vidíme, nám přidal nový profil ten starý nám tam zůstal. našem případě pod jménem vzor_sch.1 vidíme vytvořené dva bloky.2.bdf. obrázku 5. Otevře nám okno, něm poklepáme položku New Revision. Poté potvrdíme OK. Zdrojové kódy jsou uvedeny příloze B. Vstup dp taktéž šestibitový každý bit reprezentuje právě jednu tečku každému digitu. Pod hlavní nabídkou nám zobrazuje poslední vzpomínka šablonu.1.1. vstupu máme oscilátor frekvenci MHz. 5. Automaticky nám přidá projektu. značí jaké nastavení projektu aktuální.3 Vytvoření vlastního konstrukčního bloku Pro náš návrh budeme potřebovat vytvořit další blok, který bude plnit funkci, kterou nadefinujeme. Každý bit reprezentuje právě jen jeden segment celé číslice.bdf pravým tlačítkem zvolíme vrcholovou jednotku.2 Seznámení vrcholovou jednotkou Nyní představíme schematickou vrcholovou jednotku.19 otevřeme šablona_sch. Ty slouží minimálně ilustraci všech možných periferií, které dají využít pro návrh. Teď jen nás jestli ten starý smažeme nebo ne. V okně, které nám zobrazí, vybereme VHDL File potvrdíme OK. Tím zajistíme totožné nastavení šablonou. . Automaticky nám tento nově vytvořený soubor přidal projektu. Tímto nám nestojí nic v cestě pokračovat návrhu. Vstupy jsou šestibitové každý vstup slouží právě jednomu digitu displeji. Druhý blok nazván jako disp funguje jako řadič multiplexně řízeného 7segmentového displeje. Vyskočí nám okno ve kterém nastavíme nové jméno, našem případě vzor_sch položce Based On Revision ponecháme sablona_sch. Otevře nám soubor, který následně uložíme pod námi žádaným názvem.1 B