Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
....vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1......................................3 Ostatní IO.......................................................................................................................... 19 4 Mikropásková vedení 20 4.....................2 Fyzická vrstva................... 20 4.......................................... 4 2 FPGA 9 2.... 21 4.................4 Prokovy pro vysokofrekvenční signály .1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ..................................................................................2 Spínaný regulátor................... 16 3......2 SFP................................................................................. 2 1.................1 DDR3....... 10 2................................................................. 22 5 Napájení 23 5.............................................................................................................................................................1 Rozdělení datového toku ...................1 Nesymetrické vedení......3 Ohyb vedení...... 28 .............................................4 EEPROM ........ 19 3.................................................2 ŘADIČ PAMĚTI DDR MCB.......................................4 procesory FPGA ..............................................................1 Linková vrstva ...........2 Nesymetrické vázané vedení ...................................3 USB-UART .... 14 2................................................................... 27 6............................................................................................................................................................................................................................... 12 2.................2 Sloučení datových toků......... 24 5....... 17 3....................1 Lineární regulátor .......................... 21 4................................................................. 14 3 Podpůrné obvody 16 3............... 24 6 Jádro přepínače 26 6............................................