Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

........ 24 6 Jádro přepínače 26 6....................................................................1 Linková vrstva ............................................................ 28 ........................................................................................... 24 5............................................. 14 2.2 Spínaný regulátor.......................................2 Fyzická vrstva............................................................. 19 3.... 19 4 Mikropásková vedení 20 4..1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ............................................................2 Sloučení datových toků... 14 3 Podpůrné obvody 16 3... 17 3.. 20 4................................................................ 27 6............................ 16 3.............................................................................................................4 EEPROM ...................................3 Ohyb vedení................................ 2 1.................. 21 4...........................................................................................1 Nesymetrické vedení.... 12 2.....................................3 Ostatní IO........................................................ 10 2............................................ 21 4.........2 SFP......................................................4 procesory FPGA .....1 Lineární regulátor .........1 DDR3...........................................................................................................4 Prokovy pro vysokofrekvenční signály ......................2 ŘADIČ PAMĚTI DDR MCB......................................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1..........................................................................................................................................................3 USB-UART .. 22 5 Napájení 23 5..1 Rozdělení datového toku ................................................................2 Nesymetrické vázané vedení ..................... 4 2 FPGA 9 2...........................

---

---