Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.......... 21 4..4 EEPROM .............. 2 1.........3 Ostatní IO............................................................. 28 ...........................1 Linková vrstva ..................................................... 4 2 FPGA 9 2................................................................................. 24 5...................... 12 2........... 27 6.......................................1 Lineární regulátor ................4 Prokovy pro vysokofrekvenční signály ........................2 Nesymetrické vázané vedení ...................................................................... 19 4 Mikropásková vedení 20 4................................................................................. 16 3........................................................................................................................ 22 5 Napájení 23 5................. 21 4............ 10 2.......1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP .............................................................................................. 24 6 Jádro přepínače 26 6......................... 14 3 Podpůrné obvody 16 3........................... 17 3...1 Nesymetrické vedení........................................................................................2 SFP.....................................................3 Ohyb vedení....................... 20 4.....................1 DDR3.3 USB-UART ..........4 procesory FPGA .....................................................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1...................2 ŘADIČ PAMĚTI DDR MCB.............................1 Rozdělení datového toku ........................................................................................................... 14 2.....................2 Fyzická vrstva......................................2 Sloučení datových toků.............................................................. 19 3...2 Spínaný regulátor..............................................................................................................................

---

---