Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!
Jak získat tento dokument?






Poznámky redaktora
.... 20 4.............vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1...........................................2 Nesymetrické vázané vedení ......................................................................................2 ŘADIČ PAMĚTI DDR MCB................................................................................................ 19 3............ 10 2................................................................................................................ 21 4..............................................................................4 EEPROM ...........................................................................................................................2 Sloučení datových toků.................. 22 5 Napájení 23 5.......................3 USB-UART ..1 Rozdělení datového toku .4 Prokovy pro vysokofrekvenční signály .......................1 Nesymetrické vedení.......... 24 6 Jádro přepínače 26 6.. 4 2 FPGA 9 2............. 12 2.................................................... 17 3.......................................................................................................................................................................................3 Ostatní IO........................ 14 3 Podpůrné obvody 16 3............................................................................................................................................... 27 6......1 DDR3..........1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ..........3 Ohyb vedení.............................2 Fyzická vrstva............4 procesory FPGA .......................................................................1 Lineární regulátor ........... 21 4..................................................................................................... 2 1..................1 Linková vrstva . 16 3... 14 2......... 19 4 Mikropásková vedení 20 4.........2 SFP............... 24 5.....................................2 Spínaný regulátor............................................... 28 .............................