Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

......... 14 2..............3 Ostatní IO.........................................................................2 Fyzická vrstva.... 12 2.. 21 4....................................2 ŘADIČ PAMĚTI DDR MCB.................................................................................1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP .............. 24 5..................................1 Linková vrstva .... 19 4 Mikropásková vedení 20 4...................................2 Spínaný regulátor................2 SFP....................................................................................1 DDR3.......2 Sloučení datových toků.............................................................................................................................1 Lineární regulátor .....................................4 Prokovy pro vysokofrekvenční signály ..................... 22 5 Napájení 23 5...... 10 2............................. 14 3 Podpůrné obvody 16 3............ 16 3......... 2 1...................................4 EEPROM .....................................................................................4 procesory FPGA ......................................... 24 6 Jádro přepínače 26 6......................... 27 6....................................................... 17 3.............................................................................................................................................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1................ 28 .......... 20 4.......................................... 19 3..................................................... 4 2 FPGA 9 2........................................................................1 Nesymetrické vedení..3 USB-UART .............................................................................................2 Nesymetrické vázané vedení .....................................................................................................3 Ohyb vedení.................1 Rozdělení datového toku ................................ 21 4.......

---

---