Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.......................................................... 14 3 Podpůrné obvody 16 3.......... 24 5....1 Nesymetrické vedení................................. 10 2............. 2 1........................................1 DDR3................................ 16 3.............2 Nesymetrické vázané vedení ...............3 Ohyb vedení.................................................................................. 21 4............................................................................ 19 4 Mikropásková vedení 20 4.............2 ŘADIČ PAMĚTI DDR MCB............................ 24 6 Jádro přepínače 26 6..................................................................................................... 17 3............4 EEPROM ..............2 Spínaný regulátor................................................................................................4 procesory FPGA ............................. 22 5 Napájení 23 5...............................................................................................................................................................................................4 Prokovy pro vysokofrekvenční signály ...............................................................2 SFP.......................... 20 4......................2 Sloučení datových toků................................................3 Ostatní IO.........1 Linková vrstva ..1 Lineární regulátor ...................................................................1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ...................................... 4 2 FPGA 9 2.......... 21 4......................................................... 12 2.................................. 27 6....vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1................................................ 28 ..................................................3 USB-UART .......................... 14 2............. 19 3...............................................1 Rozdělení datového toku ....................2 Fyzická vrstva...................................

---

---