Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.. 21 4....................................................................................................................................................2 Fyzická vrstva....................2 SFP.............................................2 Spínaný regulátor..................................3 Ostatní IO.............2 Sloučení datových toků...................................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1...... 12 2........................... 24 6 Jádro přepínače 26 6......................................................................3 USB-UART .......................................4 Prokovy pro vysokofrekvenční signály ......... 19 3.............. 22 5 Napájení 23 5.................................. 14 3 Podpůrné obvody 16 3.................................3 Ohyb vedení.................................................1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ................................................ 14 2................ 4 2 FPGA 9 2........................2 ŘADIČ PAMĚTI DDR MCB............................. 16 3........................................1 Lineární regulátor ......................................................................... 2 1.....................................................................................1 Nesymetrické vedení......1 Linková vrstva ..................................................4 EEPROM .... 10 2............................................................................. 19 4 Mikropásková vedení 20 4.......... 27 6................................................................................................................................................ 21 4.. 20 4............................ 24 5..................................4 procesory FPGA . 28 .............1 Rozdělení datového toku ..............................................................................................1 DDR3.2 Nesymetrické vázané vedení ............................................................................... 17 3...........................................

---

---