Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

21 4...1 Lineární regulátor ...................... 17 3..........................................................................................................................................................................................................................................................................1 Linková vrstva ......................................2 Sloučení datových toků.................... 20 4...............................................................................2 Spínaný regulátor............................. 14 3 Podpůrné obvody 16 3................................................................1 Nesymetrické vedení..................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1............ 4 2 FPGA 9 2...3 Ostatní IO........................................................... 16 3.. 22 5 Napájení 23 5................4 procesory FPGA .................... 28 . 21 4..................3 USB-UART ... 24 6 Jádro přepínače 26 6...... 12 2.2 Nesymetrické vázané vedení .1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ...........4 Prokovy pro vysokofrekvenční signály ..........................................................................................................................3 Ohyb vedení............................. 19 4 Mikropásková vedení 20 4............................................................................2 Fyzická vrstva......... 27 6........................ 19 3.................... 2 1....... 24 5............................................................................................2 ŘADIČ PAMĚTI DDR MCB..1 Rozdělení datového toku .......................................................................................................................................................................................................................... 14 2.................................................................2 SFP......................................................... 10 2....................................1 DDR3.....................4 EEPROM .........

---

---