Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Strana 6 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

......................................................................1 Lineární regulátor ......2 Sloučení datových toků........2 ŘADIČ PAMĚTI DDR MCB.......... 28 ........................................... 27 6......................................................................... 16 3......................... 22 5 Napájení 23 5.......................2 SFP...........................................................................................2 Spínaný regulátor............................................. 21 4...2 Fyzická vrstva........................................3 USB-UART ....2 Nesymetrické vázané vedení ....................................................................................................3 Ohyb vedení............. 10 2........... 12 2.............. 19 3....................................................... 14 3 Podpůrné obvody 16 3.............................................................................................................................................................................1 Nesymetrické vedení................... 19 4 Mikropásková vedení 20 4...................1 VYSOKORYCHLOSTNÍ ROZHRANÍ GTP ..................4 Prokovy pro vysokofrekvenční signály ................... 20 4............ 21 4..........................................1 Rozdělení datového toku .................................................................................................1 DDR3......................4 procesory FPGA .....................vi OBSAH Seznam obrázků viii Seznam tabulek x Úvod 1 1 gigabit Ethernet 2 1................................3 Ostatní IO................................... 4 2 FPGA 9 2............................ 24 6 Jádro přepínače 26 6..............................4 EEPROM ................................ 17 3...................................................... 24 5.................................................................................................................................. 2 1..... 14 2................1 Linková vrstva .........................................

---

---