Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
1,2V použito pro napájení jádra FPGA vysokorychlostního
rozhraní. 1,5V napájení potřebné pro napájení DDR3 třetí banky FPGA, kde je
paměť připojena. 2,5V druhé banky FPGA.(obr5.
Optimální výběr regulátoru závisí požadavcích systému, jako je: teplotní závislost,
účinnost, cena, rozměr, maximální proud stabilita napětí. [1]
.1 zjednodušené napájecí schéma
Regulátor napětí musí poskytovat dostatečný proud obvodu minimálním
množstvím aditivního šumu jeho funkce neměla být ovlivňována okolní teplotou.
Pro regulaci napětí používají dvě skupiny regulátorů lineární spínané. 3,3 pro napájení EEPROM paměti SFP
modulů, pomocného napětí banky FPGA.23
5 NAPÁJENÍ
Pro napájení obvodu FPGA spartan-6 podpůrných obvodů potřeba aby byla
dostupná různá napětí.1)
obr 5
