Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
ABSTRAKT
Diplomová práce zaměřena návrh ethernetového vysokorychlostního přepínače
dat, který založený obvodu FPGA.
KEYWORDS
Ethernet switch, FPGA, DDR3, SFP
. Přepínač bude schopný rozdělit datový tok
tvořený ethernetovými rámci dva toky polovičním datovým tokem.
KLÍČOVÁ SLOVA
Ethernetový přepínač, FPGA, DDR3, SFP
ABSTRACT
The master’s thesis focused desing high-speed ethernet switch based circuit
FPGA. The switch able divide one data stream, created from ethernet frames the
two data streams with half data flow
