Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
Každé PHY může fungovat režimu master nebo slave. 1.6 1000BASE-T (převzato [11])
. [11]
obr.1. [12]
obr. Pokud
je PHY režimu master, pak využívá generování hodinového signálu vlastní
hodinový signál pokud režimu slave, pak hodinový signál obnovován
z příchozích dat. 1. Rozhraní používá nepřerušovaný signalizační
systém, pokud nejsou přenášeny žádné rámce, jsou vysíláný symboly pro
zlepšení synchronizace.2).5 Konektor 1000BASE-CX(převzato [11])
1000BASE-T PHY
1000BASE-T rozhraní zajišťuje přenos gigabitového ethernetu čtyřech párech
kabeláže kategorie Použitím hybridního rozhraní, díky kterému možné jednom
páru vysílat přijímat informace najednou tím umožňuje komunikovat jednou páru
přenosovou rychlostí 250 Mb/s (obr.7
1000BASE-CX Physical medium dependent (PMD):
Hlavním úkolem poskytnout konverzi signálu CMOS logiky diferenciálního
signálu naopak, jako přenosové médium použit stíněný kabel charakteristickou
impedancí 150Ω maximální délkou 25m
