Vysokorychlostní přepínač dat

| Kategorie: Diplomové, bakalářské práce  |

Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.

Vydal: FEKT VUT Brno Autor: Jakub Toman

Strana 15 z 68

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Dále zjišťovat obsazenost linky detekovat kolize lince, pokud klient pracuje polovičním duplexu. Pokud jsou použity přenosové rychlosti pod 1Gb/s, jsou pak přenášené rámce rámci SGMII prodlužovány, tak aby vyplnily zbývající pásmo 1Gb/s.3 sériové rozhraní SGMII (převzato [14]) Podporuje přenosové rychlosti 10Mb/s, 100Mb/s 1Gb/s. [12] Serial Gigabit Independent Interface (SGMII): Je sériové rozhraní vyvinuté firmou Cisco. Každý rámec prodlužuje tak, pak několikrát sobě lince zopakován, pro přenosovou rychlost 10Mb/s rámec opakuje 100 krát pro 100Mb/s rámec zopakován 10krát. [12] 1000BASE-X Physical coding podvrstva (PCS): Hlavním úkolem vrstvy kódování dat algoritmem 8B/10B [17], který potlačuje stejnosměrnou složku signálu udržuje dostatečnou dynamiku signálu. Pro vysílání příjem datových signálů používá dvě sériové linky rychlostí 1,25Gb/s které jsou vedeny jako diferenční signály. Jako referenční hodinový kmitočet používá kmitočet 625 MHz, přičemž obvody reagují obě hrany hodinového signálu. Signály stavu linky jsou spolu přenášenými daty serializovaná, přenesená pomocí diferenční linky následně deserializovaná. Při náběžné hraně hodinového signálu odesílá přijímá první čtyři bity datového signálu při sestupné hraně hodinového signálu odesílá přijímá pátý osmý bit datového signálu. Také řídí proces automatického vyjednávání přenosové rychlosti (Auto-negotiation) a hlásí, kdy rozhraní připraveno použití. Při přenosové rychlosti 1G/s pak rozhraní musí reagovat obě dvě hrany hodinového signálu, tedy sestupnou i náběžnou, protože šířka sběrnice pouze čtyři bity.5 kmitočtem 25Mhz 1Gb/s referenčním kmitočtem 125Mhz. Rozhraní umožňuje nevést linku pro hodinový kmitočet společně datovými hodinový signál straně MAC obnovit z datového toku straně PHY hodinový signál obnovit datového toku TX. [14] obr. [11] . 1