Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
2)
obr. [13]
Data/pad 1500 bajtů
Obsahuje klientská data, pokud jsou vysílaná data menší než bajtů, jsou tuto
hodnotu doplněny takzvaným padem, který zajistí aby minimální délka rámce byla 64
bajtů.
. zabezpečení dat používá 32bitový
cyklický redundantní kód CRC-32, který zabezpečuje pole cílové zdrojové adresy a
pole data. [13]
FCS (frame check sequence)-4 bajty
Obsahuje redundantní data zabezpečení.
SFD (Start data delimiter)- začátek rámce bajt
Je podstatě shodný jako bajt preambule, ale jeho konci jsou dvě logické jedničky
za sebou značí skutečný začátek rámce. 1. [13]
Logical link kontrol (LLC) podvrstva:
Je vyšší podvrstva linkové vrstvy.
Length/type-Délka/typ bajty
Pokud hodnota pole délka/typ menší nebo rovno 1500, pak udává délku pole data
v bajtech.
DA(Destination address)-Cílová adresa bajtů:
Určuje MAC adresu cílového zařízení. Pokud hodnota větší nebo rovno 1536 pak pole udává charakter protokolu
MAC klienta. Její hlavní úkolem řízení datového toku, vytváření
rámců, adresování rámců zabezpečení rámců proti chybám. přístupu médium využívá jednoduchou metodu CSMA/CD.
SA(Source address)-Zdrojová adresa bajtů
Určuje MAC adresu vysílajícího zařízení.
Medium Access control (MAC) podvrsva:
Má úkol poskytnout přístup sdílenému médiu detekovat kolize médiu. V
dnešní době sice gigabitového ethernetu sdílené médium využíváno minimálně, ale
standart ním počítá.3
Ethernetový rámec:
Ethernetový rámec skládá sedmi datových polí (obr.2 Rámec ethernet (převzato [13])
Preamble- preambule bajtů
Jde sekvenci střídajících logických nul jedniček sloužící synchronizování
přijímače.1
