Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 70 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
2b). 7. omezena odporem (viz Obr. 7. áte špi ková hodnota nabíjecího
proudového impulsu resp. sekundární stran diody odpor nabíjí hradlo
buzeného výkonového tranzistoru, který tak sepne. Magnetiza proud primárním vinutí proto lineárn nar stá.2 Budi tranzistoru MOSFET impulsním transformátorkem
a) obvyklé schéma zapojení
b) behy ležitých veli in
c) zapojení pro pomalejší zapínání rychlé vypínání
Princip innosti:
Princip innosti ejmý Obr.
. 7. Sepne-li ídicí signál (logická tranzistor T1,
objeví primárním sekundárním vinutí impulsního transformátorku napájecí nap tí
UCC.
K navíc primárním vinutí superponuje etranasformovaný budicí (nabíjecí)
proudový impuls sekundární strany.FEKT Vysokého ení technického Brn
N:N
T1
a)
t
t0
0
i1
u 15V
b)
t0
i2
t0
u1 15V
UCC
RG
UZD
+0,6V
u2
t0
uG
ZAP ZAP
t0
iG
VYP VYP
ZD
D1
u1
i1
u2
D2
D3
i2
R1
RG
T2
47k uG
uCE
u
R2
+UCC=15V
RG
t0
uG
c)
Obr.2b).
B hem doby, kdy trvá stav sepnutí výkonového tranzistoru stává primární sekundární
nap konstantní (UCC)
