Řídící členy v elektrických pohonech

| Kategorie: Skripta  | Tento dokument chci!

Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.

Vydal: FEKT VUT Brno Autor: UVEE - Pavel Vorel, Petr Procházka

Strana 54 z 101

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Obvod Obr. Pro periodu kmit lze tedy jist napsat: CC H nab U U RCtT (6. Pr ležitých veli jsou Obr.4) Protože vybíjecí proud stejný jako nabíjecí také nap vybíjení stejná, musí být doba vybíjení stejná jako doba nabíjení. 6. Jakmile však nap C poklesne pod dolní kompara úrove eklopí výstup logické celý proces se takto stále opakuje. hem procesu nabíjení vybíjení totiž nap tí kondenzátoru jen velmi málo hodnotu UH), tedy odporu nap málo a kondenzátor tedy nabíjíme vybíjíme ibližn konstantním proudem: R U R U U I CC CC CC nab 2 2 = − = (6.3b).2) Pro proces nabíjení bude uvážením konstantního nabíjecího proudu platit (viz Obr. Vzhledem tomu, podstatn menší než UCC, lze krátké úseky exponenciálních nap kondenzátoru velkou esností aproximovat lineárními hem. 6.3) podle (6.5) Pozn. Pozor, hodnota hysterezního nap kupodivu siln liší podle výrobce obvodu (nap je jiná obvodu Philips)! Pohybuje však ádov okolo 1V.: výstup lze zapojit další hradlo 40106 (nebo kolik paraleln spojených chto hradel) pro vytvarování signálu zajišt proudové vydatnosti.3) Dosadíme Inab (6.1) výsledku vyjád íme dobu nabíjení tnab: CC H nab U U RCt (6.3b): nab H nab t U C t U CI = ∆ ∆ = (6. Proto kondenzátor odpor exponenciáln vybíjet.3a) pracuje následovn Je-li výstup invertoru práv eklopen logické 1 (UCC), nabíjí kondenzátor exponenciáln rezistor Jakmile nap C p esáhne horní hysterezní kompara úrove eklopí výstup logické (zkrat zem).1) nab CC CC vyb I R U R U I === 2 2 (6. Pokud výstup p eklopit logické musí vstupní nap ekonat horní hysterezní kompara úrove UCC/2+UH/2, pokud výstup eklopit logické musí vstupní nap poklesnout pod dolní hysterezní kompara úrove UCC/2-UH/2.FEKT Vysokého ení technického Brn Schmitt invertor CMOS 40106 pracuje tak, ekláp úrove vstupního signálu vykazuje nap ovou hysterezi okolí poloviny napájecího nap tí. 6.