Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 47 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
. pro šest ídicích signál tve tranzistory).
ešení Obr. 5.
Na Obr.1).
Doba sepnutí výstupu tohoto logického obvodu (signály budi nem spojit (i
když vstupního signálu modulátoru ano), nýbrž diskrétních krocích inkrementem
rovným práv délce odskoku. 6.13 používá pouze levn jších menšího výkonu. Díky této vlastnosti sice výstup oscilovat rozhraní
dvou sousedních možných délek doby zapnutí, ale tak zabrán tvorb kratších
spínacích impuls než doba odskoku.14 spolehlivé komfortní zapojení logických obvod pro vložení odskoku, které
navíc znemož uje sou asné sepnutí obou tranzistor tvi, kdyby ídicí signáy
z PWM modulátoru (vlivem jaké poruchy) ikazovaly. Doba odskoku je
definována periodou astabilního klopného obvodu (generátoru obdélníkového signálu)
realizovaného Schmittovým invertorem IC6 (viz kap.ídicí leny elektrických pohonech 47
permitivita, kapacita bude malá, 1nF), nikoli Y5V nebo jinou hmotu velkou permitivitou. 5.2. zakresleno zapojení pro celý
trojfázový ída tj
