Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 38 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
4.FEKT Vysokého ení technického Brn
V zapojení použita Zenerova dioda.
5. Jedná klasický invertující zesilova ovšem ední“ odpor je
definován pon kud komplikovan ji. propustném chová jako normální dioda
v sobuje, výstupní signál nem nabývat záporných hodnot.
Na zesílení vypnutém tranzistoru vliv pouze sou odpor R2, nikoliv rozd lelní
tohoto celkového odporu jednotlivých odpor však vhodné volit odpory stejn
velké, pop tší než R2, abychom sepnutí tranzistoru íliš nezmenšovali malým R1
vstupní odpor zesilova Oba odpory být ádu minimáln jednotek. sepnutím tranzistoru ocitne
mezi vstupy tj.4 Invertující zesilova epínatelným zesílením
Zapojení Obr. ípad
kladné hodnoty výstupního nap pak toto nem být tší než Zenerovo nap Uz, jinak se
dioda otev tvo zápornou tnou vazbu omezující výstupní nap mezní
hodnotu Uz.2)
Pokud sepneme tranzistor, propojíme uzel mezi zemí.3)
Bude tedy menší, než vypnutém tranzistoru (protože tší hodnota než vodní
kombinace odpor ).4 vypnut, pak ední“
odpor dán paralelní kombinací (R1 R2).
+
-
R4R3
u1(t)
R2R1
u2(t)
Obr. 5. Pak zesílení zesilova bude:
( )
213
213
4
RRR
RRR
R
K
++
+
−= (5. 5. Bude-li tranzistor Obr. Je-li dostate velký,
nezm tím nijak podstatn hodnota vstupního nap tí.4 Invertující zesilova epínatelnou velikostí zesílení
Toto zapojení být využito nap pro skokové elektronické epínání žádané hodnoty
n které regulované veli iny mezi definovanými úrovn mi. bude nulové nap neboli nepote žádný proud, tak R2
nemá obvod žádný vliv.5. Tím ipojíme paraleln
ke vstupnímu zdroji nap (klesne vstupní odpor zesilova e). Oba odpory tak ztratí vliv zesílení, které bude nyní
sepnutém tranzistoru dáno:
3
4
R
R
K (5
