|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato práce se zabývá problematikou přímé frekvenční číslicové syntézy. V úvodu práceje vysvětlen princip a uvedeny základní vlastnosti této metody generování signálu.Rozebrány jsou především dopady na čistotu spektra výstupního signálu. Další kapitolase zabývá návrhem zařízení, tedy výběrem DDFS obvodu a dalších základních bloků. Jezde uveden návrh násobiče kmitočtu, rekonstrukčního filtru a výstupního zesilovače.Zabývá se také výběrem řídícího obvodu. Zařízení je možné ovládat pomocí počítačepřes sběrnici USB. Pro tyto účely byl vytvořen uživatelský program. Změřené vlastnostizařízení jsou uvedeny na konci práce. Práce obsahuje schémata a desky plošných spojůnavržených částí včetně simulací a změřených parametrů.
Spektrum výstupního signálu
získané simulací Obr. 3. Proto byl
navržen násobič PLL nastavena pouze 5×.2 Násobič kmitočtu
Obvod AD9951 disponuje symetrickým vstupem hodinového signálu.
Z tohoto důvodu vhodné předřadit násobič vyšším násobícím faktorem.3: Blokové schéma násobiče kmitočtu.
Násobič pracuje tak, vstupní signál prochází přes aktivní nelineární prvek, čímž
dojde obohacení spektra vyšší harmonické složky následnou filtrací vybere
složka požadovaným kmitočtem. Jak již bylo zmíněno předchozí kapitole, obvod obsahuje
integrovaný fázový závěs umožňující násobení vstupního kmitočtu rozsahu 20×. 3. Návrh násobiče vychází poznatků uvedených zdroji [11]. Pásmová
propust (CX3, LX3) zlepšuje potlačení nežádoucích složek. katalogovém listu
obvodu AD9951 [8] uvedeno, zbytkový fázový šum při výstupním kmitočtu
40 MHz offsetovém kmitočtu kHz -132 dBc/Hz. Aby zátěž neovlivňovala rezonanční obvod, výstupu zařazen
oddělovací stupeň MOSFET tranzistorem. Hodnoty prvků rezonančních obvodů byly
použity pouze pro simulaci, přesné hodnoty potřeba stanovit experimentálně. Bylo proto zvoleno
dvoustupňové řešení, jehož blokové schéma Obr. Aby bylo dosaženo maximálního hodinového kmitočtu 400 MHz,
je potřeba předřadit minimálně zdvojovač kmitočtu PLL nastavit maximální
násobící faktor. tomto případě však dojde výraznému zhoršení fázového šumu.
Obr.
.
Pro zajištění nízkého fázového šumu výstupního signálu, nutné věnovat
zvýšenou pozornost obvodům zpracovávajícím hodinový signál.
Hodinový kmitočet AD9951 může nabývat hodnot MHz 400 MHz.
Navržené obvodové řešení Obr. 3.
Výsledné zařízení být navrženo možnost připojení externího normálu
s kmitočtem MHz. 3. také
třeba najít optimální velikost odporů R5, které určují pracovní bod tranzistorů. plošném spoji osazen
i konektor pro přivedení hodinového signálu přímo obvod AD9951, viz blokové
schéma Obr.5. Zátěž představuje vstupní
odpor AD9951.4. 3.1. Při použití PLL násobkem 4×
se fázový šum zvýší hodnotu -115 dBc/Hz při hodnotě 20× -105 dBc/Hz.
Jako nelineární prvek zde použit bipolární tranzistor, který kolektoru zapojen
rezonanční obvod (LX1, CX1 LX2, CX2) naladěný příslušnou harmonickou.
Zapojení bylo navrženo simulováno programu Pspice.3. Vstup možné
použít jako nesymetrický, však třeba mezi druhý vstup kladné analogové napětí
připojit 100 kondenzátor. Násobení není vhodné provádět jednom stupni,
protože požadovaná harmonická měla příliš nízkou úroveň. Vzhledem nízkému výstupnímu
kmitočtu, bylo zvoleno řešení diskrétních součástek, neboť interdigitální filtry zde
vyšly poměrně rozměrné.26
3
