Přímý frekvenční číslicový syntezátor s externí synchronizací

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Tato práce se zabývá problematikou přímé frekvenční číslicové syntézy. V úvodu práceje vysvětlen princip a uvedeny základní vlastnosti této metody generování signálu.Rozebrány jsou především dopady na čistotu spektra výstupního signálu. Další kapitolase zabývá návrhem zařízení, tedy výběrem DDFS obvodu a dalších základních bloků. Jezde uveden návrh násobiče kmitočtu, rekonstrukčního filtru a výstupního zesilovače.Zabývá se také výběrem řídícího obvodu. Zařízení je možné ovládat pomocí počítačepřes sběrnici USB. Pro tyto účely byl vytvořen uživatelský program. Změřené vlastnostizařízení jsou uvedeny na konci práce. Práce obsahuje schémata a desky plošných spojůnavržených částí včetně simulací a změřených parametrů.

Vydal: FEKT VUT Brno Autor: Ondřej Buš

Strana 26 z 80

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Při použití PLL násobkem 4× se fázový šum zvýší hodnotu -115 dBc/Hz při hodnotě 20× -105 dBc/Hz. Jak již bylo zmíněno předchozí kapitole, obvod obsahuje integrovaný fázový závěs umožňující násobení vstupního kmitočtu rozsahu 20×. Vstup možné použít jako nesymetrický, však třeba mezi druhý vstup kladné analogové napětí připojit 100 kondenzátor. Výsledné zařízení být navrženo možnost připojení externího normálu s kmitočtem MHz. plošném spoji osazen i konektor pro přivedení hodinového signálu přímo obvod AD9951, viz blokové schéma Obr. Návrh násobiče vychází poznatků uvedených zdroji [11]. 3.1. Navržené obvodové řešení Obr. Proto byl navržen násobič PLL nastavena pouze 5×. Z tohoto důvodu vhodné předřadit násobič vyšším násobícím faktorem. katalogovém listu obvodu AD9951 [8] uvedeno, zbytkový fázový šum při výstupním kmitočtu 40 MHz offsetovém kmitočtu kHz -132 dBc/Hz. také třeba najít optimální velikost odporů R5, které určují pracovní bod tranzistorů. Obr.3: Blokové schéma násobiče kmitočtu. Zátěž představuje vstupní odpor AD9951.5. Bylo proto zvoleno dvoustupňové řešení, jehož blokové schéma Obr. Jako nelineární prvek zde použit bipolární tranzistor, který kolektoru zapojen rezonanční obvod (LX1, CX1 LX2, CX2) naladěný příslušnou harmonickou. Aby zátěž neovlivňovala rezonanční obvod, výstupu zařazen oddělovací stupeň MOSFET tranzistorem. tomto případě však dojde výraznému zhoršení fázového šumu. 3.26 3. Aby bylo dosaženo maximálního hodinového kmitočtu 400 MHz, je potřeba předřadit minimálně zdvojovač kmitočtu PLL nastavit maximální násobící faktor. Hodnoty prvků rezonančních obvodů byly použity pouze pro simulaci, přesné hodnoty potřeba stanovit experimentálně. 3. Spektrum výstupního signálu získané simulací Obr.2 Násobič kmitočtu Obvod AD9951 disponuje symetrickým vstupem hodinového signálu. Násobení není vhodné provádět jednom stupni, protože požadovaná harmonická měla příliš nízkou úroveň. Hodinový kmitočet AD9951 může nabývat hodnot MHz 400 MHz.3. Pásmová propust (CX3, LX3) zlepšuje potlačení nežádoucích složek. 3. Vzhledem nízkému výstupnímu kmitočtu, bylo zvoleno řešení diskrétních součástek, neboť interdigitální filtry zde vyšly poměrně rozměrné. Násobič pracuje tak, vstupní signál prochází přes aktivní nelineární prvek, čímž dojde obohacení spektra vyšší harmonické složky následnou filtrací vybere složka požadovaným kmitočtem.4. Zapojení bylo navrženo simulováno programu Pspice. . 3. Pro zajištění nízkého fázového šumu výstupního signálu, nutné věnovat zvýšenou pozornost obvodům zpracovávajícím hodinový signál