Přímý frekvenční číslicový syntezátor s externí synchronizací

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Tato práce se zabývá problematikou přímé frekvenční číslicové syntézy. V úvodu práceje vysvětlen princip a uvedeny základní vlastnosti této metody generování signálu.Rozebrány jsou především dopady na čistotu spektra výstupního signálu. Další kapitolase zabývá návrhem zařízení, tedy výběrem DDFS obvodu a dalších základních bloků. Jezde uveden návrh násobiče kmitočtu, rekonstrukčního filtru a výstupního zesilovače.Zabývá se také výběrem řídícího obvodu. Zařízení je možné ovládat pomocí počítačepřes sběrnici USB. Pro tyto účely byl vytvořen uživatelský program. Změřené vlastnostizařízení jsou uvedeny na konci práce. Práce obsahuje schémata a desky plošných spojůnavržených částí včetně simulací a změřených parametrů.

Vydal: FEKT VUT Brno Autor: Ondřej Buš

Strana 25 z 80

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Výstup D/A převodníku komplementární. 3. Úroveň výstupního proudu lze nastavit externím rezistorem, jehož hodnota dána ܴௌா் = ଷଽ,ଵଽ ூో౑౐ , (10) kde IOUT požadovaný výstupní proud, jehož maximální hodnota mA. Pro komunikaci mikrokontrolérem možné použít sériovou komunikaci ve dvouvodičovém třívodičovém zapojení. Obr. Detailní popis všech registrů a doporučené zapojení obvodu možné najít katalogovém listu [8] referenčním návrhu firmy Analog Devices [10].2: Blokový diagram obvodu AD9915, převzato [8]. možné nastavit komunikaci méně významného bitu LSB nejvýznamnějšího bitu MSB. Napájecí napětí 1,8 pro analogovou digitální část. 3. . Jako zdroj hodinového signálu lze použít vnitřní oscilátor řízený vnějším krystalem nebo lze připojit externí oscilátor využít také vnitřní fázový závěs násobení kmitočtu 20×.25 400 MHz, rozlišením D/A převodníku bitů délkou ladicího slova bitů. Blokový diagram Obr. Při návrhu je důležité uvědomit, výstupní napětí převodníku není vztaženo zemi AGND, ale k AVDD. Avšak pro dosažení nejlepšího SFDR doporučena maximální hodnota mA.2 [8]. Vstup pro externí oscilátor lze použít jako symetrický nebo nesymetrický vstupní impedancí 1,5 Úroveň hodinového signálu neměla podle [8] překročit úroveň dBm. Obsahuje i registr umožňující změnu amplitudy ofset fáze