Moderní bezdrátová komunikace (přednášky)

| Kategorie: Skripta  | Tento dokument chci!

V úvodní kapitole společně projdeme cestou objevů, nápadů i omylů, které umožnily vývoj prostředků pro bezdrátovou komunikaci až do jejich současné podoby. Dříve, než se vydáme na procházku historií, definujme si cíl, ke kterému chceme dojít. Komunikace je obecně charakterizována výměnou informací mezi dvěma (nebo více) uživateli.

Vydal: FEKT VUT Brno Autor: UREL - Martin Slanina

Strana 70 z 170

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
ˇR´ıdic´ı sign´aly mohou b´yt pohledu mikroprocesoru ch´ap´any jako vstupn´ı, jin´e jako v´ystupn´ı, pˇr´ıp.), pˇr´ıp. Tak´e tyto bity jsou odliˇsn´e pro jednotliv´e j´adra procesor˚u. Sekvenˇcn´ı vykon´av´an´ı instrukc´ı bylo Harvardskou architekturou zachov´ano, tzn. Nav´ıc lze pouˇz´ıt pamˇeti odliˇsn´ych technologi´ı (EEPROM, Flash, . Informace jsou mikroprocesorov´ych syst´emech ˇs´ıˇreny prostˇrednictv´ım soustav. nˇekolik datov´ych sbˇernic pro souˇcasn´y pˇrenos instrukc´ı, ˇci dat.7. Poˇcetnˇe n´aroˇcnˇejˇs´ı instrukce lze ovˇsem ”poskl´adat”ze st´avaj´ıc´ıch instrukc´ı (napˇr. Harvardsk´a architektura chronologicky navazuje architekturu von Neumannovu od- straˇnuje nˇekter´e jej´ı nedostatky. 6.Fakulta elektrotechniky komunikaˇcn´ıch technologi´ı VUT Brnˇe 69 • neexistuje princip paralelismu, • pamˇet’ rozdˇelena stejnˇe velk´e buˇnky, jejichˇz poˇradov´e ˇc´ısla vyuˇz´ıvaj´ı jako identi- fikaˇcn´ı adresy. paraleln´ı zpra- cov´an´ı lze prov´adˇet pouze ´urovni operaˇcn´ıho syst´emu. 6.6).: postupn´e n´asoben´ı bit bitu). datov´a sbˇernice (Data bus), pˇren´aˇsej´ıc´ı instrukce nebo data mezi d´ılˇc´ımi bloky syst´emu (typicky mezi j´adrem procesoru pamˇet’mi). Veˇsker´e ˇr´ıdic´ı povely jsou pˇren´aˇseny prostˇrednictv´ım vodiˇc˚u, kter´e tvoˇr´ı ˇr´ıdic´ı sbˇernici (Con- trol bus). ˇS´ıˇrka t´eto sbˇernice nen´ı typick´a liˇs´ı pro kaˇzd´y procesor. ˇS´ıˇrka sbˇernice (poˇcet vodiˇc˚u) kore- sponduje ˇs´ıˇrkou ALU jednotky oznaˇcen´ım procesoru (8bitov´y, 16bitov´y, . obousmˇern´e. Jedn´a se adresn´ı sbˇernici (Address bus), kter´e pˇren´aˇs´ı pozice pamˇeti odkud/kam m´a ˇc´ıst/zapisovat. Z´asadn´ı rozd´ıl oddˇelen´e ˇc´asti pamˇeti pro program data – program tak nem˚uˇze pˇrepsat s´am sebe. Tyto operace z´avis´ı na sloˇzitosti mikropoˇc´ıtaˇc˚u jejich instrukˇcn´ı sadˇe, proto vˇsechny ALU jednotky nejsou schopny vykon´avat stejn´e operace. Dle von Neumanna tedy kaˇzd´y mikrokopˇc´ıtaˇc obsahuje z´akladn´ı ˇc´asti: centr´aln´ı ˇr´ıdic´ı jednotku CPU, d´ale pamˇeti pro obsluˇzn´y program, pˇr´ıp. Aritmeticko/logick´a jednotka (ALU Arithmetic/Logic Unit) prov´ad´ı aritmetick´e logick´e ope- race daty, kter´a jsou reprezentov´ana jedn´ım nebo dvˇema bin´arn´ımi ˇc´ısly. Mezi . mikrokontrol´er AVR, jehoˇz zjednoduˇsen´a blokov´a struktura zobrazena obr. 6.). dˇelen´ı, odmocninu, v´ypoˇcet exponenci´aln´ı funkce, atd. Nev´yhodou ovˇsem nemoˇznost vyuˇzit´ı neobsazen´e ˇc´asti pamˇeti pro data pro uloˇzen´ı programu naopak. Mezi rozˇsiˇruj´ıc´ı operace lze zaˇradit napˇr. Obr. Mezi z´akladn´ı operace, kter´e jsou implementov´any kaˇzd´e ALU patˇr´ı pochopitelnˇe sˇc´ıt´an´ı, odˇc´ıt´an´ı, n´asoben´ı, bitov´y posun (shift), logick´e operace (AND, OR, . Z´astupcem Harvardsk´e architektury je napˇr. Mezi bˇeˇzn´e vˇsak patˇr´ı: pˇrenos (Carry), poloviˇcn´ı pˇrenos (Half carry), pˇreteˇcen´ı (Overflow), nulov´y v´ysledek (Zero), z´aporn´y v´ysledek (Negative), paritn´ı bit (Parity), aj. pˇr´ıznakov´ych bit˚u (Flag bits). CPU pˇredstavuje ˇr´ıdic´ı mozek cel´eho syst´emu (je jeho nejd˚uleˇzitˇejˇs´ı ˇc´ast´ı) obsahuje aritme- tricko/logickou jednotku samotnou ˇr´ıdic´ı jednotku. Kaˇzd´a ALU jednotka vrac´ı dva typy v´ysledk˚u: jednak aritmetickou nebo logickou hodnotu, ale tak´e identifikuje charakter t´eto hodnoty pomoc´ı tzv.). D´ale kaˇzd´em syst´emu obsaˇzena tzv. Sbˇernice tvoˇrena paraleln´ı skupinou vodiˇc˚u, jejichˇz poˇcet koresponduje cel- kovou pamˇet’ovou kapacitou pˇr´ıpadˇe multiplexov´an´ı adresy toto neplat´ı). CPU kombinuje obvody generuj´ıc´ı vˇsechny potˇrebn´e ˇr´ıdic´ı sign´aly pro v´ykon instrukc´ı obvody pro samotn´y v´ykon volan´ych instrukc´ı (napˇr. pro instrukci ADD r16, r18 ˇr´ıd´ı volbu operand˚u typ operace tomto pˇr´ıpadˇe sˇc´ıt´an´ı). data vstupnˇe/v´ystupn´ı jednotku pro komunikaci extern´ımi zaˇr´ızen´ımi (viz obr.6: Principi´aln´ı struktura mikropoˇc´ıtaˇce dle von Neumanna