Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Vydal: FEKT VUT Brno Autor: Petr Gajdošík

Strana 29 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
. Připojuje se kliknutím držením levého tlačítka myši vývod bloku tažením vývodu, kterému chceme připojit. případě, chceme připojit sběrnici například symbolu napájení, musíme připojovat směru sběrnice k napájení. případě nutnosti připojení více zdrojů do sběrnice, vyvedeme kousek sběrnice, následně pojmenujeme jmény signálů oddělené čárkami, které chceme připojit.21 postupuje dále stejně jako při vložení námi vytvořeného bloku. tomto ohledu podle mého názoru návrhový systém trochu nešikovný. případě nevyužití některých LED diod na desce potřeba návrhu připojit napájení, protože LED diody, když ně přivedeme logickou nulu tak svítí. Tady musíme dávat pozor.2 Připojení více zdrojů sběrnice Nyní můžeme provést syntézu, která nám odhalí, jestli nám někde nachází syntaktická chyba. Připojením logickou jedničku dosáhneme nesvítících LED diod, které nejsou použity. Obrázek 5. případě opačném tyto dva objekty taktéž spojí, ale pomocí sběrnicového spoje ale jen jediného spoje, který nám následně při syntéze bude hlásit chybu důvodu, nejsou všechny vstupy připojeny. Když vrátím zpátky do vrcholové jednotky, kde máme vložen náš blok, potřeba připojit