|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
pár speciálních pinů můžeme
kterýkoliv pin ustanovit námi zvolenou funkci.
Jejich největší zástupce obvod PAL22V10, který obsahuje výstupů tedy 10
makrobuněk. Každý vodorovný spoj protínající tuto matici reprezentují vždy jedno součinové
hradlo. Výstupy těchto hradel spojují
v součtovém hradle přes případnou další logiku procházejí výstupní pin. Jsou jednoduché
programovatelné obvody PAL, GAL, PLA podobné.
Na každém výstupním pinu navíc umístěna jedna (jednobitová) makrobuňka. Další nevýhodou těchto obvodů jejich častá absence
analogových obvodů (například DAC), ale poslední dobou není problém, jelikož
dosti často využívá kombinace PLD obvodů mikroprocesory.2 Základní princip obvodů PAL (převzato [2])
Jde zobrazení základního principu obvodů PAL. Vlevo nahoře jsou vstupy
obvodu. pinová rovnocennost. Jedná zastaralé obvody,
které sobě seskupovaly jen malé množství makrobuněk, což umožňovalo
naprogramovat jen jednoduché logické funkce.
Zároveň tyto signály často vracejí zpět matice, takže možné jejich stav využít i
u ostatních částí obvodu. Jejich invertovaná neinvertovaná hodnota přivedena součinovou matici
AND. Obvody mají předem definované
vstupní výstupní piny uživatel jen konfiguruje vlastní logickou funkci pro každý
výstup zvlášť, jelikož každém výstupu umístěna jedna makrobuňka. Ale tato vlastnost není pravidlem, jelikož mnoho obvodů sobě
implementovaná tzv.
.
1.3
Další výhodou tzv.2. Což mimo jiné znamená, takového obvodu bylo možné vytvořit
maximálně desetibitový binární čítač, který již však nemohl vykonávat nic dalšího. Tento spoj sobě sdružuje více vstupů hradla kterému vedou tím možné
na každé takové hradlo připojit více vstupních signálů.
Nevýhodou častá nutnost napájení těchto obvodů více standardy napájecího
napětí. Základní
princip obvodů řady PAL Obrázku 1.
Obrázek 1.1 SPLD
V této kapitole jsou použity informace pramenu [2]. multivoltage cores, což vede možnosti napájení jádra periferií
stejnou velikostí napětí. usnadňuje návrh desky plošného
spoje
