Digitální modulátor

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Cílem této práce je seznámit čtenáře se základním principem a možnostmi řešení digitálního modulátoru pro vícestavové modulace s integrovaným obvodem AD9957 od firmy Analog Devices. Navrhnout blokové i konkrétní schéma modulátoru a celé zařízení zrealizovat. Dále se zabývá využitím standardního rozhraní USB ke komunikaci, ovládání a přenosu dat mezi modulátorem a ovládacím počítačem. Práce popisuje jednotlivé bloky navrženého zařízení, desku plošných spojů, vytvořený firmware a aplikační program pro snadné ovládání pomocí PC. V závěru práce jsou popsány některé výsledky měření a zhodnoceny dosažené výsledky.

Strana 24 z 75

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

Při úrovni obvod aktivní a využívá hodinový signál. Slouží synchronizaci pinů I/O_UPDATE PROFILE <2:0>. 52-54 PROFILE <2:0> Vstupy pro výběr jednoho sedmi profilů. 71 I/O_RESET H Slouží resetu sériového portu vymazání I/O bufferů. 59 I/O_UPDATE I/O H Aktualizace I/O. Přes rezistor připojuje AGND. Tento pin měl být připojen zem. Nastavuje proudový rozsah převodníku. 90 REF_CLK Referenční hodinový vstup. 96 EPAD Vývod spojený podložkou vnitřní struktuře obvodu. využit pouze jedno- směrné komunikaci SDIO slouží jako výstup dat. . využit při přenosu v Blackfin režimu. Defaultně nastavena obousměrná komunikace. Přes rezistor k se připojuje AGND. Pro zápis AD9957 využita vzestupná hrana, pro zpětné čtení sestupná hrana. Při nevyužití připojen GND. Pokud není využita, pak pin stavu H. Při používání funkce výstupního klíčování (OSK) pin využit řízení. Úroveň povoluje vnitřní oscilátor použitím krystalového rezonátoru. 84 DAC_RSET A Analogový referenční pin.14 42 SPORT I-DATA Sériový vstup složky Blackfin módu 43 SPORT Q-DATA Sériový vstup složky Blackfin módu 40 PDCLK H Paralelní datový hodinový signál pro synchronizaci vstupních dat 41 TxENABLE/FS H Povolení přenosu. 68 SDO H Sériová výstupní data. Přes rezistor připojuje AGND. 67 SDIO I/O H Sériové vstupně/výstupní data. Pokud není využit, připojuje AGND. 94 REFCLK_OUT A Výstup referenčního hodinového signálu DA převodníku. závislosti natavení vnitřního bitu indikuje přenos I/Q bufferu na odpovídající vnitřní registry. Nedojde kompletnímu resetu obvodu. 70 !CS L Chip select. 81 IOUT A Proudový výstup převodníku. 95 XTAL_SEL H Výběr krystalu. Při úrovni obvod ignoruje hodinový signál. 51 Pin, provádějící kontrolu řízení vyčítání RAM. 60 OSK H Výstupní klíčování. 80 !IOUT A Doplňkový proudový výstup převodníku. 69 SCLK RE/FE Hodinový signál pro sériovou komunikaci. 55 SYNC_CLK RE Systémové hodiny/4. Při obousměrné komunikaci SDIO není funkční. 91 !REF_CLK Doplňkový referenční hodinový vstup. Zda jde o vstupní výstupní data závisí konfiguraci komunikace

---

---