|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Cílem práce je realizace digitálního ekvalizéru s kompresorem dynamiky. Diplomová práce je zaměřena na srovnání funkcí a parametrů jednotlivých digitálních signálových procesorů, určených výhradně pro zpracování zvukových signálů. Obsahuje podrobný rozbor dílčích bloků pro signálové zpracování v obvodu AD1953 a možnosti ovládání programovatelných parametrů těchto bloků uživatelem. Práce dále obsahuje srovnání vybraných A/D převodníků spolu s popisem zvoleného obvodu UDA1361TS. Také je uvedeno navržené blokové schéma výsledného zařízení. Poté jsou uvedeny možnosti řízení jednotlivých bloků v signálovém procesoru, ovlivňující zpracování signálu. Je zde rovněž představeno výsledné obvodové řešení digitálního ekvalizéru a popis programového vybavení k úspěšnému řízení zpracování signálu vobvodu AD1953. Práce popisuje také konstrukci digitálního ekvalizéru a obsahuje výsledky vybraných měření.
níže uvedené tabulce 6. Jmenovitá hodnota tohoto napětí činí +2,5 Tato úroveň odvozena kladné
25
Názevprvku +5V +5V/1 AGND DGND ZEROFLAG PADx IC1
Popis
Napětí [V] +5,0 +5,0 -
Kladná napěťová
úroveň napájecího
zdroje pro
analogovou část
obvodu
Kladná napěťová
úroveň napájecího
zdroje pro digitální
část obvodu
Analogová
zem
Digitální
zem
Vyvedený
zkušební pin
pro určení
činnosti
signálového
procesoru
Plošky pro
připojení
tlačítek a
vodičů SPI
rozhraní
Symbol pro
signálový
procesor
AD1953
.
Jako vstup pro hodinový signál procesoru budeme využívat vždy jen jeden vstup,
konkrétně MCLK0.
Přepínačem připojeným plošky schématu označenými jako PAD13,
PAD14 možno ovládat ztlumení hlasitosti obvodu.5: Popis jednotlivých prvků, použitých schématu obvodu signálovým
procesorem AD1953. Vyjímku tohoto pohledu tvoří vstupní piny MCLK1 MCLK2.
Napětí pinu VREF přímo úměrné analogovému zesílení obvodu AD1953
[1].
Tab. 6.
Je třeba dát pozor to, továrně procesoru AD1953 nastaveno, že
frekvence hodinového signálu příslušném vstupu MCLK musí být fCLK 512 fVZ. Tuto frekvenci může uživatel nastavit změnou bitu kontrolním SPI
registru (Control Register tovární hodnoty Při tvorbě programu třeba na
tuto skutečnost brát ohled řidící aplikaci doplnit funkcemi, umožňující příslušná
nastavení. Při normálním provozu musí být přepínač sepnut, aby na
pinu RESETB byla úroveň napětí +5,0 V. Můžeme však piny MCLK1 MCLK2 tomuto hodinovému
signálu připojit také [18].
Všechny nevyužité vstupní piny pro digitální signály obvodu AD1953 jsou
uzemněny (SDATA1, BCLK1, LRCLK1, SDATA2, BCLK2, LRCLK2, AUXDATA),
zatímco nepoužité výstupy jsou nezapojeny (MCLKOUT, DSCOUT, LRMUX0,
BMUX0, DMUX0).
Vodič vedoucí pinu procesoru COUT, sloužící vyčítání obsahu SPI registrů,
je schématu vyveden plošku PAD17. Pokud přepínač rozpojen, na
pin procesoru MUTE přes rezistor dostane úroveň napětí +5,0 hlasitost je
postupně snížena nulu. tohoto důvodu třeba změnit tovární nastavení pro
frekvenci hodinového signálu příslušném vstupu MCLK procesoru AD1953 na
fCLK 256 fVZ.
Přepínačem připojeným plošky schématu označenými PAD15, PAD16 lze
resetovat obvod procesoru.5 uveden popis jednotlivých prvků, použitých ve
schématu obvodu signálovým procesorem AD1953, spolu hodnotou rozsahem
napětí napájecích pinů.
Při použití stejného oscilátoru frekvenci fCLK 12,288 MHz pro obvod A/D
převodníku UDA1361TS procesoru AD1953 vzorkovací frekvence
neodpovídaly, poněvadž pin převodníku SYSCLK třeba dodávat hodinový signál
o frekvenci fCLK 256 fVZ
