|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Náplní práce je zmapování obvyklých i méně obvyklých metod detekce signálu v rádiovém kanále, počítačová simulace vybraných metod a implementace vybrané metody do obvodu FPGA
process(clk) cnt MHz
variable cnt integer 0;
variable last_level boolean false;
begin
if (clk=’1’ and clk’event) then
cnt cnt 1;
if (cnt=2 and last_level=false) then
cnt 0;
adc_cle ’1’;
last_level true;
elsif (cnt=2 and last_level=true) then
cnt 0;
adc_cle ’0’;
last_level false;
end if;
end if;
end process;
Takt signálu ENCODE zpomalení MHz, což jeho funkci nemá vliv. V
dokumentaci lze nalézt závislost SFDR kmitočtu signálu ENCODE, tímto
zpomalením ovlivněna pouze minimálně řádu desetin, nejvýše však jednotek dBc),
jak ukazuje obrázek 5.
Úprava systémového hodinového signálu pro převodník zajištěna prostým děle-
ním dvěma.
47
.
Pravděpodobně nesprávným časováním převodníku došlo nestandardní funkci
bypassu.NET CLK-ENC LOC="T10";
NET DRY LOC="R10";
Celý UCF soubor příloze A.
Pro ověření funkce převodníkové desky byl vytvořen signálový bypass, tedy data z
AD převodníku jsou bez úpravy vysíláná převodníkem výstup desky posléze
ověřována osciloskopem. Takto upravený signál ENCODE přiveden převodník pomocí
ošetření datových výstupů jsou data převodníku dále zpracována.11
