|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce je vnována konstrukci laboratorního pípravku s D/A pevodníkem pro audio a nízkofrekvenní signály. V úvodní kapitole je nastíněn teoretický úvod do problematiky A/D a D/A převod. V následujících kapitolách je pak již prezentováno vlastní technické ešení laboratorního přípravku, kde obvod s D/A převodníkem AD1852 je doplněn o digitální přijímač audio signálu CS8416. Ten zajišťuje kompatibilitu pi připojení k externím audio zařízením disponujícím digitálními rozhraními, jako jsou např. SPDIF nebo AES3. Digitální přijímač i audio D/A převodník jsou navíc opatřeny sériovým komunikačním rozhraním, pomocí kterého je možné nastavovat většinu parametrů vstupního audio signálu. Toto nastavení je prováděno pomocí navrženého ovládacího softwaru pro externí mikrokontrolér adyAT mega32. V práci je prezentován blokový a obvodový návrh přípravku a to vetšině technické a konstrukční dokumentace celého zařízení.
Obr. Zvolený pĜevodník AD1852 podporuje þtyĜi zpĤsoby zarovnání bitĤ
digitálního audio signálu, sice „Right-Justified Mode“ (zarovnání bitĤ doprava),
„Left-Justified Mode“ (zarovnání bitĤ doleva), „I2
S-Justified Mode“ (zarovnání bitĤ
podle normy I2
S) „Left-Justified DSP Mode“ (zarovnání bitĤ odpovídající normČ
DSP).2 Popis funkþních pinĤ obvodu AD1852
Obr. Obrázek byl pĜevzat
z katalogového listu D/A pĜevodníku AD1852.
. ěídící signály oznaþeny jako CONTROL DATA INPUT slouží
k nastavování parametrĤ (pomocí sériového komunikaþního rozhraní) pro zpracování
audio signálu, kterými D/A pĜevodník AD1852 disponuje. 3. Jedná dvoukanálový (tedy stereo) analogový audio výstup, který je
symetrický. Velmi dĤležitý také
vstupní signál CLOCK IN, který pĜedstavuje vstup hlavního hodinového signálu pro
obvod AD1852.1 uvedeno blokové schéma zvoleného D/A pĜevodníku AD1852. Mezi hlavní patĜí þtyĜi analogové výstupy pro odbČr výstupního analogového
signálu.1. základČ volby zarovnání bitĤ pĜijímaný digitální audio signál zpracováván
dalšími funkþními bloky. 3.1: Blokové schéma integrovaného obvodu AD1852 (pĜevzato [5])
3. Zvolený D/A pĜevodník AD1852 se
vyrábí provedení pouzdra SSOP28 [5]. ěídící signál RESET odpovČdný resetování celého
obvodu pĜípadČ poruchy nebo pĜipojení napájecího napČtí.16
Na Obr. Další dva signálové výstupy slouží identifikaci pĜíznakĤ ZERO FLAG,
pomocí kterých lze externČ detekovat chybČjící digitální signál vstupu pĜevodníku
[5], [6]. Zdrojem tohoto hodinového signálu bývá obvykle krystalový oscilátor
s vhodnČ zvolenou frekvencí, nebo, tomto pĜípadČ, hodinový výstup digitálního
pĜijímaþe. Dále, kromČ separovaného
analogového digitálního napájení pĜevodník opatĜen nČkolika signálovými
výstupy.2 popisuje uspoĜádání funkþních pinĤ zvoleného D/A pĜevodníku také zde
pĜiložena tabulka popisem funkcí jednotlivých pinĤ. Další signály, MUTE a
DE-EMPHASIS, mají úkol zapínat vypínat vnitĜní funkce MUTE (tedy ztlumení
výstupního signálu) DE-EMPHASIS (tedy deemfázový filtr). Ten
je opatĜen vstupem pro digitální datový signál rĤzné bitové hloubky (16 bitĤ),
další datový vstup poskytuje D/A pĜevodníku informaci zarovnání bitĤ sériového
digitálního signálu. 3
