Softwarově definovaný transceiver pro radioamatérský provoz

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

Vydal: FEKT VUT Brno Autor: Anton Paus

Strana 90 z 102

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Toto pole vyplní znakmi základe aktuálnej hodnoty riadiacich signálov nastavená modulácia, hodnota parametru modulácie, hodnota frekvencie poloha kurzoru.5 Výsledná konfigurácia obvodu FPGA Celková konfigurácia obvodu FPGA pre funkciu transceiveru bola vytvorená ako schematický top-level modul prostredí ISE. 3 uvedený prehľad využitia jednotlivých častí obvodu FPGA pri implementácii transceiveru. Signály tlačidiel prechádzajú cez bloky, ktoré odstránia prípadné zákmity (tzv. 3. Pri ich stlačení sa mení hodnota signálu, ktorý určí hodnotu útlmu riadiacom registri kodeku.18). Blok zachytáva stlačenie tlačidiel navigačného kríža základe stavového automatu mení hodnoty riadiacich signálov. rámci schémy boli vhodne poprepájané jednotlivé funkčné bloky, zapojené boli všetky potrebné vstupné výstupné signály (pripojenie piny FPGA, definícia súbore UCF). Keďže logické bunky použitého obvodu FPGA typu SRAM, konfiguračný súbor bol naprogramovaný pamäte typu FLASH umiestenej doske Genesys. Aby mohli byť zobrazené číselné hodnoty parametrov, bolo potrebné implementovať prevodník binárneho čísla BCD kódu. Aktuálna hodnota hlasitosti zobrazená pomocou bargrafu zloženého ôsmich LED diód. Dve tlačidlá boli použité ovládanie hlasitosti výstupu kodeku. . Využitie dostupnej logiky obvode Virtex 5. Tieto signály aktualizujú pri stlačení tlačidiel v rámci stavového automatu. debouncery). Celkovú schému zapojenia je možné nájsť prílohe. zmene niektorého týchto signálov nastane aktualizácia poľa znakov následne ich odoslanie do ovládača displeja. Táto funkcia implementovaná rámci riadiaceho bloku kodeku. 3. pripojení napájania obvod FPGA automaticky nakonfiguruje podľa dát uložených pamäti FLASH (rozhranie BPI Byte Peripheral Interface). Ten obsahuje pole znakov, teda jednej celej obrazovky displeja. tabuľke Tab. Druh logiky Použité [-] Dostupné [-] Využitie [%] Registre 12884 28800 44 LUT 12900 28800 44 Plne využité páry LUT-FF 7933 17851 44 IOB bloky 480 14 Bloková pamäť RAM 45 Globálny rozvod hodinového signálu 15 Bloky DCM 16 Aritmetické bloky DSP48E 97 Tab. Použitý bol sekvenčný prevodník, ktorý využíva posuvný register sčítavanie, preto nie je náročný hardwarové prostriedky [20].78 Dáta pre displej riadi špeciálny blok (Obr. Okrem dátových signálov pre zobrazenie dát tento blok vytvára signály pre riadenie transceiveru hodnota frekvencie, adresné signály pre multiplexery demultiplexery (nastavenie modulácie), hodnoty parametrov modulátorov alebo demodulátorov