|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.
Výsledný taktovací kmitočet, ktorom blok reálne
pracuje potom rovný kmitočtu pomocného signálu.
Obr. Vytvorený blok
delenia kmitočtu obsahuje tri voľnobežné čítače skráteným cyklom, ktoré počítajú do
určenej hodnoty.4 Bloky vytvorené ISE Project Navigator
V prostredí ISE Project Navigator boli vytvorené bloky spracovanie
nízkofrekvenčných signálov (komunikácia kodekom), bloky riadenia toku signálu (tj.
Posledný syntezátor využitý ako generátor testovacieho modulačného signálu
Obr.
prepínanie medzi prijímačom vysielačom, výber modulácie) bloky užívateľského
rozhrania (spracovanie signálov tlačidiel, výstup LCD displej signalizačné LED
diódy).
3. Dôvodom bolo ich prehľadnejšie spracovanie porovnaní prostredím System
Generator. Frekvencia výstupného
signálu nastavuje rovnakým signálom ako kmitočet záznejového signálu pri CW
demodulácii (vstup Test Freq). Preto riadený hodinovou frekvenciou 100 kHz. Jeho kmitočet mení
v rozmedzí frekvenčného pásma modulačných signálov, preto jeho taktovanie stačí
vzorkovacia frekvencia 100 kHz. Nachádza bloku modulátoru demodulátoru. Okrem
testovacieho modulačného signálu, slúži ako audio indikácia vysielania.12 Syntezátor pre generovanie testovacieho signálu. Pre ostatné
riadiace DSP bloky použitý ako hodinový signál výstup bloku DCM.4.12. Jedná sa
napríklad ovládač displeja (250 kHz) alebo bloky obsluhujúce tlačidlá kHz). Keďže jednotka DCM umožňuje
vytvárať signály frekvenciou minimálne niekoľko MHz, potrebné, aby pomocné
signály boli vytvorené pomocou jednoduchého delenia frekvencie.
Zníženie taktovacieho kmitočtu spôsobí zníženie dynamického odberu obvodu FPGA. Rozsah frekvencií teda 200 3000 Hz. Pre získanie signálu kmitočtom kHz, signál frekvenciou MHz ďalej
.1 Hodinové signály
V transceiveri ako hlavný hodinový signál použitý signál kryštálového oscilátora
umiestneného priamo doske vývojového kitu frekvenciou 100 MHz. 3. Prvý čítač slúži vydelenie hlavného kmitočtu 100 MHz hodnotu
1 MHz (vrchná hranica čítača 99) druhý hodnotu 250 kHz (vrchná hranica čítača
je 399). Tento signál je
priamo použitý ako hodinový pre bloky snímajúce tlačidlá (debouncery). Tento
postup založený tom, spomenuté bloky reagujú hranu hodinového signálu,
len pomocný signál log.
V oboch prípadoch zníženie kmitočtu vykonané pomocou signálu clock enable. 3. Ten je
zároveň pripojený globálny rozvod hodinového signálu, čím zaistený minimálny
časový rozdiel medzi príchodmi hrán hodinového signálu jednotlivým blokom.
3.72
Modulácia SSB vyžaduje použitie pomocného syntezátora.
Niektorým blokom postačuje hodinový signál nižším kmitočtom
