Softwarově definovaný transceiver pro radioamatérský provoz

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

Vydal: FEKT VUT Brno Autor: Anton Paus

Strana 76 z 102

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Kód programu následne preložený počas procesu syntézy zapojenia registrovej logiky tzv.2 Prostredie ISE Project Navigator Prostredie ISE Project Navigator slúži všeobecný vývoj aplikácií pre logické obvody. návrhu treba zahrnúť obmedzujúce podmienky dané obvodom, ktorého logická funkcia bude implementovať. Simulácia prebieha tzv. Informácie o úspešnosti ich splnenia dokončení implementácie uvedené súhrne (Design Summary). Pre grafické alebo dodatočné spracovanie výstupov simulácie možné využiť ich zápis do textového dátového súboru. Údaje dajú potom spracovať napríklad programe Matlab. zadanie pracovnej frekvencie. Tento súbor sa následne naprogramuje cieľového obvodu. Schematický popis môže byť často krát prehľadnejší avšak jeho použitie nie také univerzálne ako prípade VHDL kódu. testbench, virtuálna testovacia aplikácia, v rámci ktorej užívateľ môže definovať správanie vstupných signálov (stimulov) a následne sledovať výstupné signály alebo vnútorné signály blokov. všeobecných logických buniek (LUT) špecializovaných blokov (IP cores), tiež výkonové parametre (spotrebovaný výkon, odoberaný prúd). Ten vstúpi hry pri implementácii dizajnu, ktorá skladá mapovania, umiestnenia pospájania logických blokov obvode FPGA (map, place and route). Firma Xilinx tento účel vytvorila program iMPACT, ktorý využíva JTAG rozhranie.2. . Takými blokmi napríklad čítače, úseky pamäte, aritmetické operácie (sčítačka, násobička) alebo multiplexery. RTL schéma všeobecný popis logickej funkcie, ktorý ešte neberie úvahy hardware pre realizáciu. UCF súboru (User Constraits File). RTL schéma (Register Transfer Logic). Okrem spracovania signálov jedná vytváranie rôznej kontrolnej logiky, stavových automatov, rozhraní komunikačných zberníc podobne. Pri vývoji však bol použitý program od výrobcu dosky Digilent Adept, ktorý vývojovej doske pripája cez USB (doska obsahuje prevodník USB-JTAG). Prostredie ISE umožňuje taktiež popis logických funkcií pomocou schematického zapojenia. Okrem toho vyhodnotené časové parametre výsledného zapojenia (maximálny pracovný kmitočet, latencia obvodu), využitie plochy obvodu, tj. Tieto podmienky sa zadávajú podobe tzv. Podobne ako System Generator, prostredí ISE možné vytvorenú logickú funkciu odsimulovať. Kompilátor pri vytváraní zapojenia snaží splniť zadané podmienky. Schéma RTL zobrazí zapojenie vytvorených logických funkcií pomocou štandardných logických blokov ako sú klopné obvody, hradlá alebo registre. Okrem určenia polohy vstupných výstupných pinov môže ísť napr. Posledným krokom je vytvorenie konfiguračného súboru, ktorý obsahuje výsledný popis obvodu. Základným spôsobom vytvárania popisu logického obvodu štrukturálny popis jazyku VHDL alebo Verilog. Proces implementácie kóde vyhľadáva často opakované úseky kódu snaží ich nahradiť optimalizovanými blokmi.64 3. tieto bloky prítomné priamo v hardware, snaží ich využiť. Jednotlivé bloky popísané vlastným VHDL kódom, pomocou schémy sú pospájané len ich vstupy výstupy