Softwarově definovaný transceiver pro radioamatérský provoz

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

Vydal: FEKT VUT Brno Autor: Anton Paus

Strana 71 z 102

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Vzorkovacia frekvencia nastaviteľná pre každý vstup/výstup rozsahu kHz krokom Hz, pre potreby rádiového vysielania viac ako dostačujúce. TAG slot a dátových slotov. Výstupy tri: jeden mono dva stereo, taktiež nastaviteľným útlmom a možnosťou vypnutia. prípade, bola predchádzajúcom rámci SDATA_OUT prijatá adresa registra nastaveným príznakom čítania dát, tomto slote je táto adresa zopakovaná (echo). Kodek komunikuje riadiacou jednotkou pomocou sériovej zbernice, ktorá skladá šiestich signálov: SDATA_OUT (dáta riadiacej jednotky kodeku), SDATA_IN (dáta kodeku riadiacej jednotky), BIT_CLK (hodinový signál, smer závisí tom, kodek nastavený ako primárny alebo sekundárny, prípade kodeku doske Genesys tento signál generovaný kodekom, tj. prípade, že riadiaca jednotka posiela dáta častejšie ako posielané žiadosti, kodek dáta, ktorým nepredchádzala žiadosť ignoruje. Tým vlastne určuje vzorkovaciu frekvenciu pre výstup, pretože kodek považuje prijaté dáta platné len vtedy, keď predchádzala žiadosť odoslanie dát danom slote. Ak príslušný bit nastavený, obsahuje slot platné dáta (13 bitov jeden pre každý slot, prvý bit indikuje prítomnosť aspoň jedného platného dátového slotu). Pre každý vstup možnosť nastaviť zisk/útlm tiež možnosť vypnutia vstupu (Mute). Synchronizačný signál periódu kHz a striedu 6,25 Hodinový signál BIT_CLK odvodený ako polovica taktovacej frekvencie kodeku (24,576/2 12,288 MHz). Prvý slot obsahuje adresu registru bitov) jeden bit určujúci čítanie alebo zápis. Rámec dátového signálu SDATA_IN rovnakú štruktúru (13 slotov, 256 bitov).1 Kodek AC‘97 Obvod LM4550 audio kodek pre počítačové systémy súlade štandardom AC’97 v2. Kodek umožňuje plne duplexné spracovanie signálov štyroch stereo štyroch mono vstupoch. sloty pre primárny mód alebo sekundárny mód pre sekundárny mód pre sekundárny mód Dátové sloty 5,10,11,12 kodek LM4550 nevyužíva mali byť vyplnené nulami. LM4550 vstavaný stereo zosilňovač pre jeden výstupov (výstup priamo slúchadlá). prevod signálov analógovej digitálnej formy naopak využíva 18 bitové Sigma-delta prevodníky, ktoré dosahujú dynamický rozsah dB. Celý rámec dĺžku 256 bitov (1x16b TAG slot 12x20b Data slot). kodek nastavený ako primárny), SYNC (signál rámcovej synchronizácie) a RESET# (reset zariadenia).59 3. TAG slot obsahuje informácie tom, nasledujúce dátové sloty obsahujú platné dáta. nasledujúcich slotoch sa prenášajú PCM dáta pre D/A prevodníky, jeden slot pre ľavý jeden slot pre pravý kanál.1 [16]. Druhý slot potom obsahuje zapisované dáta prípade čítania nulový). . prípade, nebola žiadosť odoslanie dát z registra prijatá predošlom rámci SDATA_OUT, tento slot vyplnený nulami. nasledujúcom slote nachádzajú dáta (16 bitov), ktoré riadiaca jednotka vyžiadala.1. druhom slote kodek informuje tom, ktorých slotoch riadiaca jednotka posielať dáta rámci signálu SDATA_OUT). Kodek deteguje dĺžku prijatého rámca. Dáta majú šírku bitov, dva najvyššie bity musia byť nulové, vždy prenášané len dvoch slotoch. prípade, nový rámec začne ešte predtým ako bolo prijatých 256 bitov predchádzajúce rámca, nový rámec ignorovaný. Prvý slot obsahuje informáciu tom, dáta nasledujúcich dátových slotoch platné a tiež stavový bit kodeku (ak nastavený, kodek pripravený posielať prijímať dáta). Zvyšné bity obsahujú identifikátor kodeku prípade spojenia viacerých kodekov jednu zbernicu. Rámec dátového signálu SDATA_OUT skladá slotov jeden tzv. Dáta prenášané rámcoch, ktorých začiatok označuje kladný impulz synchronizačného signálu. Prvé dva dátové sloty slúžia zápis alebo čítanie registrov kodeku