|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.
Vzorkovacia frekvencia nastaviteľná pre každý
vstup/výstup rozsahu kHz krokom Hz, pre potreby rádiového
vysielania viac ako dostačujúce. nasledujúcom slote nachádzajú dáta (16 bitov),
ktoré riadiaca jednotka vyžiadala.
Prvé dva dátové sloty slúžia zápis alebo čítanie registrov kodeku. LM4550 vstavaný stereo zosilňovač pre jeden výstupov
(výstup priamo slúchadlá). Dáta majú šírku bitov, dva najvyššie bity musia byť nulové, vždy
prenášané len dvoch slotoch. nasledujúcich slotoch sa
prenášajú PCM dáta pre D/A prevodníky, jeden slot pre ľavý jeden slot pre pravý
kanál.
.1. Zvyšné bity
obsahujú identifikátor kodeku prípade spojenia viacerých kodekov jednu zbernicu. druhom slote kodek informuje tom, ktorých slotoch riadiaca
jednotka posielať dáta rámci signálu SDATA_OUT). Celý rámec dĺžku 256 bitov (1x16b TAG slot 12x20b Data
slot). prípade, nový rámec začne ešte
predtým ako bolo prijatých 256 bitov predchádzajúce rámca, nový rámec ignorovaný.
Ak príslušný bit nastavený, obsahuje slot platné dáta (13 bitov jeden pre každý slot,
prvý bit indikuje prítomnosť aspoň jedného platného dátového slotu).1 Kodek AC‘97
Obvod LM4550 audio kodek pre počítačové systémy súlade štandardom AC’97
v2.
Rámec dátového signálu SDATA_OUT skladá slotov jeden tzv. prípade, bola predchádzajúcom rámci
SDATA_OUT prijatá adresa registra nastaveným príznakom čítania dát, tomto slote
je táto adresa zopakovaná (echo).1 [16]. prípade, že
riadiaca jednotka posiela dáta častejšie ako posielané žiadosti, kodek dáta, ktorým
nepredchádzala žiadosť ignoruje.
Rámec dátového signálu SDATA_IN rovnakú štruktúru (13 slotov, 256 bitov). Prvý slot obsahuje
adresu registru bitov) jeden bit určujúci čítanie alebo zápis.
Prvý slot obsahuje informáciu tom, dáta nasledujúcich dátových slotoch platné
a tiež stavový bit kodeku (ak nastavený, kodek pripravený posielať prijímať
dáta). Kodek
umožňuje plne duplexné spracovanie signálov štyroch stereo štyroch mono
vstupoch. Kodek komunikuje riadiacou jednotkou pomocou
sériovej zbernice, ktorá skladá šiestich signálov: SDATA_OUT (dáta riadiacej
jednotky kodeku), SDATA_IN (dáta kodeku riadiacej jednotky), BIT_CLK
(hodinový signál, smer závisí tom, kodek nastavený ako primárny alebo
sekundárny, prípade kodeku doske Genesys tento signál generovaný kodekom,
tj. prípade, nebola žiadosť odoslanie dát
z registra prijatá predošlom rámci SDATA_OUT, tento slot vyplnený nulami.59
3. Výstupy tri: jeden mono dva stereo, taktiež nastaviteľným útlmom
a možnosťou vypnutia. TAG slot
a dátových slotov. sloty pre primárny mód alebo sekundárny
mód pre sekundárny mód pre sekundárny mód Dátové sloty
5,10,11,12 kodek LM4550 nevyužíva mali byť vyplnené nulami. Dáta prenášané rámcoch, ktorých začiatok označuje
kladný impulz synchronizačného signálu. Pre každý vstup možnosť nastaviť zisk/útlm tiež možnosť vypnutia
vstupu (Mute). Tým vlastne určuje
vzorkovaciu frekvenciu pre výstup, pretože kodek považuje prijaté dáta platné len
vtedy, keď predchádzala žiadosť odoslanie dát danom slote.
TAG slot obsahuje informácie tom, nasledujúce dátové sloty obsahujú platné dáta. kodek nastavený ako primárny), SYNC (signál rámcovej synchronizácie)
a RESET# (reset zariadenia). prevod signálov analógovej digitálnej formy naopak využíva
18 bitové Sigma-delta prevodníky, ktoré dosahujú dynamický rozsah dB. Synchronizačný signál periódu kHz
a striedu 6,25 Hodinový signál BIT_CLK odvodený ako polovica taktovacej
frekvencie kodeku (24,576/2 12,288 MHz). Kodek deteguje dĺžku prijatého rámca. Druhý slot potom
obsahuje zapisované dáta prípade čítania nulový)
