|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.
Obvody FPGA často používajú emuláciu testovanie prototypov rôznych
systémov.21 Vnútorné prepojenie buniek FPGA [4]. Jeho hlavnou výhodou optimalizácia hardwaru
a následne softwaru pre danú aplikáciu. Multiplexory, ktoré ovládané
pamäťou SRAM privádzajú výstup funkcie výstupy bunky alebo vstupy klopných
obvodov.3 Zhrnutie
Treťou možnosťou realizácie bloku digitálneho spracovania signálov použitie
zákazníckeho obvodu ASIC. Obvody FPGA dobrou
voľbou pre systémy vysokými vzorkovacími frekvenciami. Ďalšou nevýhodou spravidla minimálna možnosť
úpravy softwaru. porovnaní softwarovými simulátormi dosahujú emulácia systému
priamo čipe FPGA oveľa vyššiu rýchlosť. 1. súvislosti využitím FPGA
ako bloku digitálneho spracovania dát pre softwarové rádio, veľkou výhodou jeho
flexibilita možnosť dodatočnej rekonfigurácie „za chodu“.19
Obr. LUT
umožňuje vytvorenie ľubovoľnej logickej funkcie.
1. Vstupy označené písmenom slúžia riadenie klopných obvodov
(povolenie, nastavenie/reset). 1. efektívne pri použití
číselných formátov nekonvenčnou prípadne premennou dĺžkou.
.22). Preto pri výbere nutné zohľadniť požiadavky cieľovej aplikácie. Vďaka optimalizácii tiež cena výsledného obvodu nižšia, avšak
jeho vývoj oveľa drahší, keďže okrem návrhu programu nutné navrhnúť celý
integrovaný obvod tohto bloku. Parametre rozmiestnenie jednotlivých
súčastí najlepšie možné, takže výpočtový výkon presahuje možnosti všeobecných
DSP alebo FPGA.
Všetky tri spôsoby realizácie blokov digitálneho spracovania signálov majú svoje
výhody nevýhody.3. Časovo najnáročnejšia časť vývoja
aplikácie použitím FPGA mapovanie systému čip.
Logická bunka architektúry Xilinx 4000 skladá troch LUT, dvoch
programovateľných klopných obvodov viacerých multiplexorov (Obr
