|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielač v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.
súčasnosti používajú rôznych systémoch
a výhodou ich možné použiť rámci softwarového rádia.
Pre optimálny výkon vybraného DSP treba dôkladne poznať jeho vlastnosti. Okrem typov adresovania
známych mikrokontrolérov (okamžité, priame nepriame) možné použiť pamäťovo
mapované adresovanie, adresovanie modulo bitovo reverzné adresovanie. PLD) teda vhodnejšie na
komplexnejšie obvody avšak cenu menej presného časovania. porovnaní ostatnými riešeniami ich
výhodou programovateľnosť.
1. 1. porovnaní
s inými programovateľnými logickými obvodmi (napr. Dôležité tiež umiestnené dát
v pamäti, čoho odvodená ich prístupová doba. Dôležitým parametrom je
veľkosť pamäte, ktorá nachádza priamo čipe. implementácii FIR filtrov, keď
uľahčuje naprogramovanie konvolúcie signálu impulznou charakteristikou filtra. Výsledný
výkon DSP značne záleží spôsobe vytvorenia programu. prípade použitia externej pamäte
je dôležitá rýchlosť prístupu, ktorá mala byť približne rovnaká ako rýchlosť DSP. Vďaka svojej
flexibilite súčasnosti najrozšírenejšie FPGA založená pamäti SRAM. Program je
potrebné usporiadať tak, aby obsahoval najmenej miest, rámci ktorých nejaká
funkčná jednotka čaká vstupné dáta inej jednotky.
Bitovo reverzné adresovanie zase využiteľné pri algoritme rýchlej Fourierovej
transformácie (FFT Fast Fourier Transform).2 Programovateľné logické pole FPGA
Programovateľné logické polia boli prvýkrát predstavené 80-tych rokoch ako
realizačný nástroj pre logické obvody. Jedná najmä plné
využívanie možností paralelného spracovania dát alebo inštrukcií.
Pre zvýšenie rýchlosti používa väčšinou ako programová pamäť typu RAM. /Q. Keďže
sa však obsah neuchováva odpojení napájania, pri inicializácii program
skopírovaný pamäte typu ROM, ďalej DSP pracuje len pamäťou RAM. Preto potrebné pred začiatkom
tvorby programu vyhľadanie správneho typu DSP pre danú aplikáciu, preštudovanie
manuálu danému typu DSP zoznámenie všetkými jeho inštrukciami
a parametrami.
Adresovanie modulo výhodou použiť pri napr.3.
registre typu FIFO), prípadne zdvojené zvlášť pre vstup výstup dát. Príkladom štruktúry, ktorej môžu byť
jednotlivé pamäťové bunky spojené tzv. Vznikne spojením 2N
buniek multiplexorovej štruktúry, rámci ktorej môže byť potom implementovaná
. Výhodou pamäte EPROM/EEPROM je, zachováva svoj obsah po
odpojení napájania, avšak ich programovanie vyžaduje vyššie úrovne napätia, čo
spravidla znemožňuje programovanie priamo cieľovej aplikácii.17
DSP ponúkajú využitie viacerých spôsobov adresovania.
Existuje viacero spôsobov ako túto optimalizáciu docieliť.19). Zápis logickej
hodnoty uskutoční privedení logickej jednotky hradlo tranzistora.
Pamäťová bunka typu SRAM skladá dvoch antiparalelne zapojených
invertorov, ktoré udržujú naprogramovanú logickú hodnotu (Obr. Pre
aplikácie spracovanie signálov reálnom čase dôležitá rýchlosť vstupných
a výstupných obvodov (I/O obvody).
Obvody FPGA navrhnuté špeciálne pre viacúrovňové logické obvody
a obsahujú súčasti, ktoré umožňujú prispôsobenie požadovanej funkcii. FPGA môžu využívať
rôzne druhy pamätí SRAM, EPROM/EEPROM, alebo pamäť princípe prepojení
(anti-fuse). LUT (Look Table). Výstup
bunky určený hodnotami resp. Väčšina DSP používa registrové buffery (napr. Vyžadujú
však prítomnosť pamäti ROM alebo iného spôsobu nahrania konfigurácie pri
inicializácii
