Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 96 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
3) tvo ený prvky R3, R4.
Lze ním tedy snadno fázový záv realizovat.2. Odebíráme pak vazební
kondenzátor.2. hodnoty, daném konkrétním
zapojení okolo 10kHz). 8. aby VCO
sta sledovat frekvence vstupního signálu sobené frekven modulací. Ten obsahuje dva fázové detektory zného typu) VCO.8.
P epína lze epínat velikost tohoto kmito (tj.8. ídicí
nap pak stejnosm rné složce superponovánu nízkofrekven ídavou složku, která
p ímo odpovídá vodnímu užite nému modula nímu signálu. Výstup kmito je
kone veden druhého vstupu fázového detektoru (CIN).3 Realizace fázového záv su
P iklad analogové realizace fázového záv Obr. Signál VCO výstupu VCOOUT veden nejprve kmito tu
realizovaného pomocí nastavitelného bitového íta 4029. slouží jako jednoduchá nep ímá kmito tová úst edna (viz kap. zde použit jednoú elový
integrovaný obvod CMOS 4046. výstupu
pasivního regulátoru již ídicí nap ivád ídicího vstupu nap tím ízeného
oscilátoru VCOIN. 8.
. 8. Jeho nastavení
provedeme tak, aby ídicí nap pro VCO sta ilo nit dostate rychle tj. Analogový fázový záv obvodem 4046 kmito 4029
Zapojení Obr.
8.
Vstupní kmito fázového záv (tj. Použijeme pasivní regulátor. Vstupní signál
z astabilního klopného obvodu veden vstupu SIGIN.FEKT Vysokého ení technického Brn
fázový detektor form obvodu XOR.
Vstupy SIGIN CIN obvodu 4046 jsou vstupy použitého fázového detektoru. 8. krok lad kmito tové úst edny) získáván
v astabilním klopném obvodu sestaveném výkonových invertorových hradel 4049. výstup fázového detektoru PC2
je ipojen pasivní regulátor (viz Obr.).8. 8.
Obr
