Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 96 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
aby VCO
sta sledovat frekvence vstupního signálu sobené frekven modulací.
.8. Odebíráme pak vazební
kondenzátor. výstup fázového detektoru PC2
je ipojen pasivní regulátor (viz Obr.8. Ten obsahuje dva fázové detektory zného typu) VCO. Jeho nastavení
provedeme tak, aby ídicí nap pro VCO sta ilo nit dostate rychle tj. 8. Použijeme pasivní regulátor. 8. 8.3) tvo ený prvky R3, R4. Analogový fázový záv obvodem 4046 kmito 4029
Zapojení Obr. Výstup kmito je
kone veden druhého vstupu fázového detektoru (CIN).
P epína lze epínat velikost tohoto kmito (tj. Signál VCO výstupu VCOOUT veden nejprve kmito tu
realizovaného pomocí nastavitelného bitového íta 4029. Vstupní signál
z astabilního klopného obvodu veden vstupu SIGIN.
Vstupy SIGIN CIN obvodu 4046 jsou vstupy použitého fázového detektoru. ídicí
nap pak stejnosm rné složce superponovánu nízkofrekven ídavou složku, která
p ímo odpovídá vodnímu užite nému modula nímu signálu.2.2. slouží jako jednoduchá nep ímá kmito tová úst edna (viz kap.
Obr. zde použit jednoú elový
integrovaný obvod CMOS 4046.8.3 Realizace fázového záv su
P iklad analogové realizace fázového záv Obr.FEKT Vysokého ení technického Brn
fázový detektor form obvodu XOR. krok lad kmito tové úst edny) získáván
v astabilním klopném obvodu sestaveném výkonových invertorových hradel 4049. hodnoty, daném konkrétním
zapojení okolo 10kHz).
Vstupní kmito fázového záv (tj.). výstupu
pasivního regulátoru již ídicí nap ivád ídicího vstupu nap tím ízeného
oscilátoru VCOIN. 8.
Lze ním tedy snadno fázový záv realizovat.
8. 8
