Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 96 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
8. 8. Jeho nastavení
provedeme tak, aby ídicí nap pro VCO sta ilo nit dostate rychle tj. ídicí
nap pak stejnosm rné složce superponovánu nízkofrekven ídavou složku, která
p ímo odpovídá vodnímu užite nému modula nímu signálu.8. výstupu
pasivního regulátoru již ídicí nap ivád ídicího vstupu nap tím ízeného
oscilátoru VCOIN.3 Realizace fázového záv su
P iklad analogové realizace fázového záv Obr.8. Signál VCO výstupu VCOOUT veden nejprve kmito tu
realizovaného pomocí nastavitelného bitového íta 4029.3) tvo ený prvky R3, R4. Ten obsahuje dva fázové detektory zného typu) VCO. 8.
Vstupní kmito fázového záv (tj. Použijeme pasivní regulátor. aby VCO
sta sledovat frekvence vstupního signálu sobené frekven modulací.2.2.8. Vstupní signál
z astabilního klopného obvodu veden vstupu SIGIN.
8. krok lad kmito tové úst edny) získáván
v astabilním klopném obvodu sestaveném výkonových invertorových hradel 4049. Odebíráme pak vazební
kondenzátor. hodnoty, daném konkrétním
zapojení okolo 10kHz). Výstup kmito je
kone veden druhého vstupu fázového detektoru (CIN). slouží jako jednoduchá nep ímá kmito tová úst edna (viz kap.
Obr. 8.
Vstupy SIGIN CIN obvodu 4046 jsou vstupy použitého fázového detektoru. zde použit jednoú elový
integrovaný obvod CMOS 4046. Analogový fázový záv obvodem 4046 kmito 4029
Zapojení Obr. 8.
.). výstup fázového detektoru PC2
je ipojen pasivní regulátor (viz Obr.
P epína lze epínat velikost tohoto kmito (tj.FEKT Vysokého ení technického Brn
fázový detektor form obvodu XOR.
Lze ním tedy snadno fázový záv realizovat
