Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 84 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
Dokud trvá sou asné sepnutí T2, je
celé nap UCC rezistoru nap kolektor-emitor jsou prakticky nulová. Vzhledem malému výkonu není použit softstart.
+UCC
4047
12 9
+UCC
6 5
3
1
2
Q
Q
10
11
CR
RxR
C
T1
T2
T3
T4
Obr.
Tímto myslným opat ením zamezeno zmi ovanému zkratu koncovém stupni.21)
Pomocí vztah (7.17) (7. Proto
jsou této dob silové tranzistory naopak oba vypnuté. ídicí elektrody
T1 skute jsou spojeny napájeny obdélníkovým signálem.
Použitý budicí stupe tranzistory tomtéž zapojení jako T4. 7.
. nou hodnot
R lze nastavit kmito tohoto signálu.FEKT Vysokého ení technického Brn
p
I
I
ef
ef
2
1 (7.
Konkrétní použitelné zapojení:
Konkrétní zapojení výše popisovaným rezonan ním Obr.13.13 Galvanicky odd lený zdroj rezonan ním em
Koncové tranzistory plní funkci „silových“ tranzistor Tranzistor je
MOSFET P-kanálem, pak MOSFET N-kanálem. hem (hrany)
ídicího signálu tedy jsou okamžik oba sou asn sepnuty, ovšem zkratový proud je
limitován malou hodnotu azeným rezistorem RX.21) navrhneme transformátor initel jakosti nutný pro
výpo pot ebného evodu eba odhadnout (desítky). íslušný
tranzistor dvojice T3, pak otev e. 7. Teprve skon ení hrany
budicího obdélníkového signálu obvodu 4047 jeden tranzistor zavírá. Obdélníkový
signál ídou 0,5 generován astabilním klopném obvodu CMOS 4047. netvo dvoj inný emitorový
sledova ale tvo dvoj inný invertor (oba tranzistory zapojeny spole nými emitory).
ídicí elektrody chto tranzistor nesmí být spojeny buzeny spole ným obdélníkovým
signálem uvnit krátké doby ídicího nap nuly +UCC nebo byly
sepnuty sou asn oba tranzistory tvo ily zde zkrat primárního napájecího nap UCC
