Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 62 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
Jelikož bázový proud nulový, chová vazební
bázové vinutí transformátoru jako vodi ivád jící nap ímo báze. 6. vod které vyplynou na
konci popisu, kondenzátor átku doby nabit nap –UCC+0,6V (uzel mezi RB
a zemi nap –UCC+0,6V). Díky této kladné tné vazb se
tranzistor rychle lavinovit ocitne saturaci ekmit uBE nad 0,6V, viz Obr. pak transformuje vazebního bázového vinutí tak, kladný
pól veden bázi záporný kondenzátor C1. Vzájemná orientace
primárního kolektorového vinutí vazebního bázového vinutí taková, primární nap tí
vnucované transformátoru spínáním tranzistoru transformaci vazební bázové vinutí
p ítá prahovému nap 0,6V, práv nabit C1.
V dob kondenzátor áte ního nap –UCC nabíjí rezistor zdroje +UCC.
6.2. Kladný pól transformovaného
„tvrdého“ nap tedy „opírá“ pevné nap 0,6V echodu BE. Jelikož odpor relativn malý, chová
se bázové vazební vinutí jako pom tvrdý nap ový zdroj.
RC
R
D
C1
RB
uvýst
uBE
uCE
+UCC
uBE
t0
t
uCE
0
UCC
UCC
UCC
-0,6V
0,6V
t1 t2a) b)
N N
Obr.6 Rázový generátor (blokovací oscilátor)
Schéma zapojení Obr.
Je-li tranzistor saturaci, pak prvním okamžiku átku doby celé nap UCC stává
primárním nap tím.FEKT Vysokého ení technického Brn
Lze docílit jinou ídu obdélníkového signálu než 0,5. Zapojení využívá kladnou tnou vazbu realizovanou
impulsním transformátorkem. uzav ené smy C1-
vazební vinutí jako zdroj nap uvedené polarity echod rychle nabije na
. rozdíl harmonického oscilátoru tomto zapojení pracuje
tranzistor spínacím režimu jde tdy jakýsi astabilní klopný obvod. 6.9 Rázový generátor bipolárním tranzistorem
a) schéma zapojení
b) ležitých veli in
P popisu innosti vyjdeme átku doby (viz Obr. Místo jediného rezistoru pak použijeme dva rezistory sérii itom každý
z nich paraleln emost diodou opa ném ru.9b).9b).9a).
Jakmile toto nap dosáhne +0,6V, tranzistor otevírat. 6. 6. Dosáhneme toho použitím dvou
r zných hodnot odporu pro kladnou zápornou polaritu nap (±UCC) vstupujícího do
integrátoru. Díky tomu echod tranzistoru polarizován
v záv rném ru, tranzistor zav ený
