Cílem tohoto učebního textu je seznámení čtenářů znalých základů výkonové elektroniky a elektrických pohonů s problematikou konstrukce některých řídicích obvodů a čidel používaných v těchto oborech.
Vydal: FEKT VUT Brno
Autor: UVEE - Pavel Vorel, Petr Procházka
Strana 42 z 101
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
FEKT Vysokého ení technického Brn
+
-
R2
R3
0 podp tí
v elektronice
+Ucc
C
R1
ZD
R4
Obr.8 Ochrana proti podp kladném napájecím nap +UCC
3
3
42
42
R
R
RR
RR
UU ZCCdol
+
+
= (5.8)
5.7)
Pro deaktivaci ochrany eklopení logické eba, aby napájecí nap ekro ilo horní
rozhodovací úrove UCChor horní odpor R2, dolní odpor paraleln R4):
43
43
2
43
43
RR
RR
R
RR
RR
UU ZCChor
+
+
+
= (5.
Logická funkce AND snadno realizuje, pokud ochranách použijeme komparátory
s otev eným kolektorem.8 Sdružování výstup ochran
P edstavme situaci, kdy ídicích obvodech máme implementováno kolik ochran na
principu komparátoru (nadproud, podp viz edchozí kapitoly, dále nap teplota, tí
v meziobvodu další podle pot eby). Výstupy komparátor zde smíme spojit
p ímo paraleln Pokud žádný komparátor nepožaduje logickou žádná ochrana
nevybavuje, jsou koncové tranzistory všech komparátor vypnuty logickou jedni na
výstupu zajiš uje pull-up rezistor Pokud alespo jedna ochrana vybaví, sepne tranzistor
p íslušného komparátoru výstupu tak objeví logická nula. Zapojení Obr.
. 5.9. Nech všechny ochrany mají výstupní logiku
takovou, logická znamená povel vypnutí tranzistor Pak eba výstupy ochran
sdružit jediného signálu pomocí logické funkce AND kterýkoliv vstup pak výstup
bude 0. 5
