Kniha obsahuje návody na stavbu elektroakustických zařízení, nízkofrekvenčních zesilovačů, elektronických měřicích přístrojů, generátorů a dalších elektronických přístrojů a zařízení. Kniha je určena především zkušeným radioamatérům.
(ČŠ6) (ČŠ7) (OĚ)
L L
H L
H H
L L
Z tabulky patrné, uvolnění 5je skutečně dosahováno při nulových
úrovních výstupů CS6 CS7. daném případě zname
ná, umístění pamětí (ROM: 0000H 3FFH, RAM: 1800H 1FFFH)
v dolní polovině možného adresovatelného prostoru zrcadlově
zobrazuje horní polovině KB. Ale protože použitá operační paměť IOs kapacitu 048
slabik, třeba, aby byla uvolněna dobu trvám dvou sebou následují
cích synchronizačních impulsů, daném případě tedy při CS6a CS7. Zmiňujeme tom pouze proto,
že neúplné dekódování často vyskytuje různých malých domácích či
školních mikropočítačů (např. (Vysvětlení spočívá neúčasti
šestnáctého bitu vytvoření čtyřmístné hexadecimální adresy, pro níž je
pak lhostejné, zda 15má úroveň H.
Z výstupů 6jsou odebírány synchronizační signály výběru čipu CS0až
CS7, nichž každý (při buzení A10 odpovídá paměťovému rozsahu
po KB. Paměť ROM lze tedy číst adresy
8000H, paměť RAM pak adresy 9800H. Přitom stačí, aby tuto úroveň měl vždy jen
jeden nich.)
Protože dekodér výběru IOe slouží jen pro paměti, jeho řízení logicky
128
. Vedení
A,0je předmětné koncepci určeno jen pro adresování druhého kilobytu
operační paměti dále pak spolu 12, 13a A14— adresová
ní dekodéru výběru IOT— 3205. masově rozšířeného mikropočítače
ZX-81 firmy Sinclair atd. takové, kdy určitou paměťovou buňku (oblast)
lze adresovat (zvolit) více než jednou adresou. protože není použito vedení 1S, jde
o dekódování neúplné, tj. (Posledně znázorněný vztah, kdy CS6 CS7 nemůže
nastat, neboť vlastnosti nepřipouštějí.) však pro účely, pro něž je
daný mikropočítač určen, nepodstatné. Jejich
logické propojení zajišťují dva členy IOy (1/2 74LS00), zapojené jako
součinový logický člen AND NAND negací), pracující podle této
pravdivostní tabulky:
Vstupy Výstup
č.).Vzhledem tomu, kapacity obou druhů pamětí jsou rozdílné, jsou
pro obě paměti společné adresové sběrnice jen vedení 0až A9
