Kniha obsahuje návody na stavbu elektroakustických zařízení, nízkofrekvenčních zesilovačů, elektronických měřicích přístrojů, generátorů a dalších elektronických přístrojů a zařízení. Kniha je určena především zkušeným radioamatérům.
Používá se
při požadavku přímého přístupu paměti (DMA). Signál INT je
generován zařízením v/v akceptován CPU konci
instrukčního cyklu, pokud není aktivní signál BUSRQ je-
-li povoleno přerušení (instrukcí El).
BUSAK potvrzení požadavku DMA, výstup, aktivní nule, indiku
jící žadateli, sběrnice jsou vysokoimpedančním (tris-
tate) stavu, tudíž externě použitelné. stavu HALT procesor provádí prázdné in
strukce NOP účelem udržení kontinuity obnovovacích
signálů RFSH.
HALT stop, výstup, aktivní nule.
INT požadavek přerušení, vstup, aktivní nule.
0 jednofázový systémový takt procesoru (2,5 MHz) pod
le verze CPU; vstup musí být opatřen rezistorem 330 Q,
připojeným napájecí napětí V. Iniciace spočívá vynulování pro
gramového registru PC, rovněž tak registrů nastavení
přerušovacího způsobu „0“ (IM vynulování klopných
obvodů přerušení IFF1 IFF2. Tehdy CPU přeruší
hlavní program, zpracuje obslužnou rutinu přerušení vrátí
124
.
WAIT stav čekání, vstup, aktivní nule, oznamující CPU, adre
sovaná paměť nebo zařízení v/v není připraveno pro pře
nos dat.
BUSRQ žádost uvolnění sběrnice, vstup, aktivní nule. Při WAIT však
není generován obnovovací signál RFSH.
RESET nulování/nastavení výchozího stavu, vstup, aktivní
v nule, iniciující CPU. Řízení transport
dat pak přebírá obvod Z80-DMA. Oznamuje, CPU provedla
instrukci HALT čeká nemaskovatelné maskovatelné
přerušení. Pokud WAIT úroveň (což CPU prověřuje
v druhém taktu každém následujícím), zařazuje CPU
vyčkávací takty Tw. Během iniciace přechází
datová adresová sběrnice vysokoimpedančního stavu
a rovněž ostatní řídicí signály jsou inaktivní včetně signálu
obnovovacího. Tím umožněno, aby CPU pracovala
s pomalejšími pamětmi zařízeními v/v.RFSH obnovování (refresh), výstup, aktivní nule, indikující, že
dolních sedm bitů adresové sběrnice obsahuje obnovovací
adresu pro DRAM, přičem zrcadlí obsah
registru I
