Radioamatérské konstrukce 4

| Kategorie: Kniha  | Tento dokument chci!

Kniha obsahuje návody na stavbu elektroakustických zařízení, nízkofrekvenčních zesilovačů, elektronických měřicích přístrojů, generátorů a dalších elektronických přístrojů a zařízení. Kniha je určena především zkušeným radioamatérům.

Vydal: Státní nakladatelství technické literatury Autor: Přemysl Engl

Strana 124 z 326

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
Tehdy CPU přeruší hlavní program, zpracuje obslužnou rutinu přerušení vrátí 124 . WAIT stav čekání, vstup, aktivní nule, oznamující CPU, adre­ sovaná paměť nebo zařízení v/v není připraveno pro pře­ nos dat. RESET nulování/nastavení výchozího stavu, vstup, aktivní v nule, iniciující CPU. HALT stop, výstup, aktivní nule. Řízení transport dat pak přebírá obvod Z80-DMA. stavu HALT procesor provádí prázdné in­ strukce NOP účelem udržení kontinuity obnovovacích signálů RFSH. Během iniciace přechází datová adresová sběrnice vysokoimpedančního stavu a rovněž ostatní řídicí signály jsou inaktivní včetně signálu obnovovacího. Pokud WAIT úroveň (což CPU prověřuje v druhém taktu každém následujícím), zařazuje CPU vyčkávací takty Tw. Oznamuje, CPU provedla instrukci HALT čeká nemaskovatelné maskovatelné přerušení. 0 jednofázový systémový takt procesoru (2,5 MHz) pod­ le verze CPU; vstup musí být opatřen rezistorem 330 Q, připojeným napájecí napětí V. Tím umožněno, aby CPU pracovala s pomalejšími pamětmi zařízeními v/v. Iniciace spočívá vynulování pro­ gramového registru PC, rovněž tak registrů nastavení přerušovacího způsobu „0“ (IM vynulování klopných obvodů přerušení IFF1 IFF2. Používá se při požadavku přímého přístupu paměti (DMA). BUSRQ žádost uvolnění sběrnice, vstup, aktivní nule. INT požadavek přerušení, vstup, aktivní nule. BUSAK potvrzení požadavku DMA, výstup, aktivní nule, indiku­ jící žadateli, sběrnice jsou vysokoimpedančním (tris- tate) stavu, tudíž externě použitelné. Signál INT je generován zařízením v/v akceptován CPU konci instrukčního cyklu, pokud není aktivní signál BUSRQ je- -li povoleno přerušení (instrukcí El).RFSH obnovování (refresh), výstup, aktivní nule, indikující, že dolních sedm bitů adresové sběrnice obsahuje obnovovací adresu pro DRAM, přičem zrcadlí obsah registru I. Při WAIT však není generován obnovovací signál RFSH