Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Strana 8 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.....6 JTAG SVF Player........11 Obrázek 3...........3 Obrázek 1............................................4 BOTTOM vrstva osazené desky ........12 Obrázek 3........18 Obrázek 5..........14 Obrázek 3....1 Zapojení programátoru PRESTO (převzato [4]) .........10 Obrázek 3......................5 Generování SVF souboru........................................1 Schematická vrcholová jednotka šablony.......................................................................................................................................4 Katalogové zapojení oscilátoru (převzato [5]) ...8 TimeQuest Zobrazení výsledků spuštění Report Data....7 Průběhy simulace ModelSim ...............................11 Obrázek 3............27 Obrázek 5...............................................................9 TimeQuest nastavení cest pro analýzu .............................................................................................2 Základní princip obvodů PAL (převzato [2])................15 Obrázek 4....................................................................1 TOP vrstva navržené desky................................viii SEZNAM OBRÁZKŮ Obrázek 1.3 Zapojení programování..............................17 Obrázek 5.......17 Obrázek 4.......................28 Obrázek 5.............................................16 Obrázek 4........................8 Obrázek 3.....................4 Přiřazení vývodů Assignment Editoru.............................9 Obrázek 3..................13 Obrázek 3............................4 Obrázek 1...................................................1 Blokové schema přípravku.....................................21 Obrázek 5.......................24 Obrázek 5.................1 Struktura makrobuňky obvodů SPLD typu PAL (převzato [1]) ......................................23 Obrázek 5.....................28 Obrázek 5.....................2 Zapojení stabilizátorů ...........................................................7 Zapojení tlačítek............9 Zapojení displeje ........24 Obrázek 5.......................................................8 Zapojení LED diod....................................................................10 Obrázek 3...............................................3 Přiřazení vývodů přes Pin Planner ......29 .........................2 Připojení více zdrojů sběrnice ..3 TOP vrstva osazené desky .............................................22 Obrázek 5............................................10 Quartus zobrazení výsledků analýzy .............................................................2 BOTTOM vrstva navržené desky........................................................................................................................16 Obrázek 4...........................5 Zapojení oscilátorů............................................................3 Struktura obvodů CPLD (převzato [2]).........6 Zapojení přepínačů ......2 Obrázek 1..5 Obrázek 2...4 Struktura FPGA (převzato [2])...

---

---