Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Strana 6 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

.........1.............................................3 1.............6 2.............1...................4 Vstupní přepínače..................6 Výstupní LED diody ...12 3......3 Konfigurace obvodů MAX ..........................................................1.........19 5..............................................3...............................................................1 Programátor PRESTO .....................................1....13 3....................................1 Napájení...................................................................8 Konektory pro externí I/O zařízení ..7 Multiplexně řízený 7segmentový displej................................22 5......................................4 1.....7 3 Návrh schematu přípravku 9 3...............................................14 3................................18 5...........................14 3..................................1 Vlastnosti rodiny MAX II...........25 ..................................7 2..2 Postupy pro simulace analýzy VHDL konstrukcí............................4 Přiřazení vývodů .23 5................................................................6 2......................................1 SPLD ........3 Vytvoření vlastního konstrukčního bloku ................2 Seznámení vrcholovou jednotkou..............................2 CPLD............................3 FPGA.....................................................1 Postupy pro práci šablonou QUARTUS II.4 2 Použití obvodu ALTERA MAX 6 2................................................................................................................................................................................................................................2 Vlastnosti zvoleného obvodu EPM240..............9 3....vi OBSAH Seznam obrázků viii Úvod 1 1 Programovatelné logické obvody 2 1................5 Vstupní tlačítka ..19 5..............................................................................10 3..........5 Programování přípravku ...........18 5...........................2 Programování obvodu CPLD.............................................................................................................1................15 4 Návrh desky plošných spojů 16 5 Návod práci přípravkem 18 5........3 Oscilátory................11 3................................1 Přejmenování projektu..................

---

---